[发明专利]片上系统及控制方法有效
申请号: | 201510056551.4 | 申请日: | 2015-02-03 |
公开(公告)号: | CN104598407B | 公开(公告)日: | 2018-11-30 |
发明(设计)人: | 张华;孙熙文;王相如;许庆春 | 申请(专利权)人: | 杭州士兰控股有限公司 |
主分类号: | G06F13/16 | 分类号: | G06F13/16 |
代理公司: | 北京成创同维知识产权代理有限公司 11449 | 代理人: | 蔡纯;刘锋 |
地址: | 310007 浙*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 系统 控制 方法 | ||
1.一种片上系统,包括第一电路部分和第二电路部分,其中,
第一电路部分包括第一主功能模块和第一互连接口控制器,
第二电路部分包括第二主功能模块和第二互连接口控制器,
第一互连接口控制器和第二互连接口控制器分别提供用于互连的内存接口,使得第一电路部分和第二电路部分经由第一内存总线连接在一起;
其中,第二互连接口控制器还提供用于连接外部存储器的内存接口,使得第一电路部分和第二电路部分经由第二内存总线访问外部存储器;
第二互连接口控制器为提供内存总线路由功能的设备扩展装置;
所述设备扩展装置包括第一内存接口、第二内存接口和内部扩展接口,第一内存接口用于与第一互连接口控制器相连接,第二内存接口用于与外部存储器相连接,内部扩展接口用于与第二主功能模块相连接;
所述设备扩展装置根据第一内存总线上的内存总线信号产生选择信号,使得第一内存接口、第二内存接口和内部扩展接口中的任意两个相连,从而提供内存总线的路由功能,所述内存总线信号包括数据信号以及地址和控制信号。
2.根据权利要求1所述的片上系统,其中,第一电路部分是由数字电路和/或模拟电路组成的通用部分,以及第二电路部分是由数字电路和/或模拟电路组成的专用部分。
3.根据权利要求2所述的片上系统,其中,第一主功能模块包括处理器、用于支持处理器调试和工作的基本设备、以及用于提供时钟信号的锁相环。
4.根据权利要求3所述的片上系统,其中,第一主功能模块还包括核心设备,所述核心设备是相关的多个不同产品系列中的共性设备。
5.根据权利要求2所述的片上系统,其中,第二主功能模块包括用于提供主要功能的专用设备、用于提供控制逻辑的控制模块、以及用于提供时钟信号的锁相环。
6.根据权利要求5所述的片上系统,其中,第二主功能模块还包括用于为第二电路部分提供I/O支持的I/O模块。
7.根据权利要求1所述的片上系统,其中,所述内存总线为SDRAM总线。
8.根据权利要求1所述的片上系统,其中,第一互连接口控制器为标准的存储器控制器。
9.根据权利要求1所述的片上系统,其中,所述第一互连接口控制器在标准的存储器控制器的基础上包括附加的级联仲裁模块,以及第二互连接口控制器在标准的存储器控制器的基础上包括附加的总线申请与命令监测模块和旁路通道。
10.根据权利要求9所述的片上系统,其中,所述第一互连接口控制器的级联仲裁模块和第二互连接口控制器的总线申请与命令监测模块之间经由仲裁控制线相连接,使得第二电路部分经由仲裁控制线向第一电路部分提出内存使用请求,并且经由仲裁控制线从第一电路部分获得内存使用授权。
11.根据权利要求10所述的片上系统,其中,当第一电路部分获得内存总线使用权时,第二互连接口控制器的旁路通道将内存总线时序旁路至第二互连接口控制器的时序发生器。
12.根据权利要求1所述的片上系统,其中,第一电路部分和第二电路部分位于相同半导体管芯的不同区域和/或层,或者封装成一个半导体芯片的不同半导体管芯,或者是不同的半导体芯片。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州士兰控股有限公司,未经杭州士兰控股有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510056551.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:通用串行总线测试治具
- 下一篇:利用处理器PMC特性检测隐藏执行指令的方法