[发明专利]一种TSV通孔的制备工艺

说明书

技术领域

本发明涉及半导体集成封装的技术领域，特别是涉及一种TSV通孔的制备工艺。

背景技术

随着半导体技术的发展，集成电路的特征尺寸不断缩小，器件互连密度不断提高。传统的二维封装已经不能满足业界的需求，因此基于TSV垂直互连的叠层封装方式以其短距离互连和高密度集成的关键技术优势，逐渐引领了封装技术发展的趋势。

TSV技术包括如下的关键工艺：通孔蚀刻，制作绝缘层，通孔填充等。其中通孔刻蚀是不可被忽视的一步，通孔的形貌直接影响了后续的绝缘层沉积和PAD表面绝缘层刻蚀工艺。传统的TSV通孔刻蚀是直接在晶背表面进行黄光工艺定义出TSV通孔位置，然后通过干法刻蚀工艺移除硅得到通孔；或者黄光工艺之前，先沉积一层无机氧化物层，然后再进行黄光和刻蚀工艺。

在当前TSV的各向同性的干法刻蚀工艺中，TSV孔边缘处会出现成突起部分，即快接近开口处的孔径会小一点，当制作绝缘层，种子层和铜填充时，会形成一个多层结构的“应力集中”区，使此处的绝缘层与基底之间产生容易分层或裂纹；对于TSV孔与晶背表面交界的边缘来说，由于孔是近乎垂直的，因为这里的边缘会很尖锐，该部位沉积的绝缘层会相对薄一些，并且不利于光阻覆盖，因此在后续的PAD表面绝缘层去除中，干法刻蚀很容易将该表面的绝缘层损伤到，造成TSV导电柱与晶背短路，当镀上金属线以后，该处的金属线也往往在信赖性测试中产生断裂。。

发明内容

针对这个问题，本发明提供了一种新的TSV通孔的制备工艺，该工艺可以防止TSV孔形成突起部分，并且可以使孔与晶背表面交界的部分生产缓坡，使后续绝缘层和光阻的分布均匀，避免了干法刻蚀对该边缘的损伤。

一种TSV通孔的制备工艺，其包括以下步骤：

（1）、在晶圆背表面沉积薄膜；

（2）、曝光显影，显露出TSV通孔区域；

（3）、对晶圆背表面对应TSV通孔区域的薄膜进行刻蚀处理，使其处于TSV通孔的部位先被腐蚀掉；

（4）、对晶圆背进行干法刻蚀刻出TSV孔，去除光阻层，则TSV通孔制作完成。

其进一步改进在于：其还包括TSV孔沉积绝缘层并进行TSV互联工艺；

步骤（1）中，沉积的薄膜为具有绝缘能力的氧化物、氮化物、碳化物、氮氧化物，或者是无机物、有机高分子材料、半导体材料、金属材料、陶瓷材料；沉积方式为气相沉积，或者是直接粘附、涂布、液相沉积；

步骤（2）中，采用黄光工艺进行曝光显影；所述黄光工艺是正光阻或者负光阻通过光阻涂布、曝光、显影过程产生的图形，所述光阻涂布包括喷胶、旋涂光阻和干膜直接贴附；

步骤（3）中，采用湿法工艺或者选择刻蚀速率比很高的干法工艺对薄膜进行非等向刻蚀对薄膜进行刻蚀处理；

步骤（4）中，TSV通孔为孔或者沟槽，其形状为圆形、方形的、倒梯形、或者倒锥形；

沉积绝缘层之前将步骤（1）沉积的薄膜去除；

所述绝缘层为具有绝缘能力的氧化物、氮化物、碳化物、氮氧化物。

本发明TSV通孔的制备工艺的有益效果：

由于事先沉积一层绝缘层，在刻蚀TSV通孔时，TSV在通孔的上表面移除了部分绝缘层，并将其刻蚀出一定区域，因此后续的干法刻蚀气体会作用到绝缘层开口范围内的硅，这样在蚀刻完成后，TSV孔就变成了开口较大的结构，使TSV通孔的上开口边缘变得圆滑，所以该发明TSV通孔的制备工艺具有如下的有益效果：

1）该工艺可以防止TSV孔形成突起部分，消除了应力集中区域，减小了TSV填料与孔壁的开裂几率；

2）该工艺可以使孔与晶背表面交界的部分生产缓坡，使后续绝缘层和光阻的分布均匀，避免了干法刻蚀对该边缘的损伤。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明TSV通孔的制备工艺流程图；

图2为晶背表面沉积薄膜示意图；

图3为曝光TSV通孔区域示意图；

图4为TSV通孔区域的薄膜刻蚀示意图；

图5、图6为蚀刻制作TSV孔示意图；

图7为TSV孔沉积绝缘层示意图。

具体实施方式