[发明专利]四边扁平无接脚封装方法在审
| 申请号: | 201510049628.5 | 申请日: | 2010-12-29 |
| 公开(公告)号: | CN104658919A | 公开(公告)日: | 2015-05-27 |
| 发明(设计)人: | 卓恩民 | 申请(专利权)人: | 群成科技股份有限公司 |
| 主分类号: | H01L21/48 | 分类号: | H01L21/48;H01L21/60 |
| 代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 徐洁晶 |
| 地址: | 中国台湾新竹县湖*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 四边 扁平 无接脚 封装 方法 | ||
本申请为申请号:201010624721.1、申请日:2010.12.29、发明名称:四边扁平无接脚封装方法及其制成的结构的发明专利申请的分案申请。
技术领域
本发明有关一种半导体封装技术,特别是一种四边扁平无接脚(quad flat no-lead)封装方法。
背景技术
于半导体封装工艺中,由于电子产品轻薄短小的趋势加上功能不断增多,使得封装密度随之不断提高,亦不断缩小封装尺寸与改良封装技术。如何开发高密度与细间距的封装工艺与降低制造成本一直为为此技术领域的重要课题。
发明内容
为了解决上述问题,本发明目的之一是提供一种四边扁平无接脚封装方法,可获得高密度与细间距的封装工艺且可提高工序良率。
本发明目的之一是提供一种四边扁平无接脚封装方法,可使用现有技术与双面工艺,且与使用基板相较具有较低的成本与优势。
为了达到上述目的,根据本发明一方面提供一种四边扁平无接脚封装方法,包含下列步骤:提供一封装载板,其中封装载板至少一表面设置一可剥离金属层;形成一第一图案化金属层于可剥离金属层上;形成一第一次图案化金属层,堆叠设置于第一图案化金属层上;形成一绝缘层于可剥离金属层上与覆盖第一图案化金属层,并暴露出第一次图案化金属层,且绝缘层将每一堆叠设置的第一图案化金属层与第一次图案化金属层分隔成彼此电性隔绝的多个对外接垫;形成一第二图案化金属层于绝缘层与对外接垫上,其中第二图案化金属层包含至少一芯片承座、多个导电接垫与多线路,且对外接垫与第二金属层电性连接;进行一芯片封装步骤;以及移除封装载板并暴露出对外接垫。
本发明的另一方面提供一种四边扁平无接脚封装方法,包含下列步骤:提供一封装载板,其中封装载板至少一表面设置一可剥离金属层;形成一第一图案化金属层于可剥离金属层上;形成一绝缘层于封装载板上,覆盖可剥离金属层,其中绝缘层具有多个开口以露出部分第一图案化金属层;形成一金属接合层覆盖绝缘层与暴露出的第一图案化金属层上;形成一第一次图案化金属层于该金属接合层上,其中第一次图案化金属层堆叠设置于第一图案化金属层上,且绝缘层该将每一堆叠设置的第一图案化金属层与第一次图案化金属层分隔成彼此电性隔绝的多个对外接垫;形成一第二图案化金属层于第一次图案化金属层及部分该金属接合层上,其中第二图案化金属层包含至少一芯片承座、多个导电接垫与多线路,且对外接垫与第二金属层电性连接;进行一芯片封装步骤;以及移除封装载板并暴露出对外接垫。
本发明的有益技术效果是:本发明四边扁平无接脚封装方法通过使用具有可剥离金属层的封装载板,并可利用此可剥离金属层进行图案化作为其后封装体外部接点,提供整体封装工艺与封装结构的多样性。在上下接合层的处理上则可利用其材料特性以增加图案化金属层与封装材料间的结构强度,加强其拉力值,并避免在SMT的过程中造成因线路桥接而短路,同时保护金属层以避免氧化。另外,所有工艺皆可使用既有技术与设备,并未增加成本与困难度。而且,由于图案化可剥离金属层的工艺是使用影像转移技术或平版印刷微影技术,因此可有效达成高密度与细间距的结构。本发明除可使用现有技术外,亦可应用于双面工艺。且本发明与一般使用基板的封装方法相比,封装载板亦可选用可回收或重复使用材质,因此具有较低的成本与较佳的优势。此外,本方法可配合利用电镀技术制作特殊结构且细间距的导电接垫结构。
附图说明
以下通过具体实施例配合附图详加说明,当可更容易了解本发明的目的、技术内容、特点及其所达成的功效,其中:
图1A、图1B、图1C、图1D、图1E、图1F、图1G与图1H为本发明一实施例的流程示意图。
图2A、图2B、图2C与图2D为本发明不同实施例的示意图。
图3A、图3B、图3C与图3D为本发明不同实施例的局部放大示意图。
图4A、图4B、图4C与图4D为本发明不同实施例的局部放大示意图。
图5为本发明一实施例的示意图。
图6A、图6B与图6C为本发明一实施例的部分流程示意图。
图7A与图7B为本发明一实施例的示意图。
图8A、图8B与图8C为本发明不同实施例的示意图。
图9A、图9B、图9C、图9D、图9E、图9F、图9G、图9H与图9I为本发明不同实施例的示意图。
图10A、图10B、图10C、图10D、图10E、图10F、图10G与图10H为本发明不同实施例的示意图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于群成科技股份有限公司;,未经群成科技股份有限公司;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510049628.5/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





