[发明专利]在FINFET装置的源/漏区上形成外延材料的方法及所形成装置

说明书

技术领域

本发明通常涉及FET(场效应晶体管)半导体装置的制造，尤其涉及在FinFET(鳍式场效应晶体管)半导体装置的源/漏区上形成外延半导体材料的各种方法以及由此形成的装置结构。

背景技术

制造例如CPU(中央处理单元)、存储装置、ASIC(专用集成电路；application specific integrated circuit)等先进集成电路需要依据特定的电路布局在给定的芯片面积上形成大量电路元件，其中，所谓的金属氧化物场效应晶体管(MOSFET或FET)代表一种重要类型的电路元件，其基本确定集成电路的性能。传统场效应晶体管是一种平面装置，其通常包括源区、漏区、位于该源区与该漏区之间的沟道区，以及位于该沟道区上方的栅极电极。通过控制施加于该栅极电极的电压来控制流过该场效应晶体管的电流。例如，对于NMOS装置，如果没有电压施加于栅极电极，则没有电流流过该NMOS装置(忽略不想要的漏电流，该漏电流较小)。但是，当在栅极电极上施加适当的正电压时，该NMOS装置的沟道区变为导电，从而允许电流经该导电沟道区在源区与漏区之间流动。

为提升场效应晶体管的操作速度并增加集成电路装置上的场效应晶体管的密度，多年来，装置设计人员已大幅降低了场效应晶体管的物理尺寸。更具体地说，场效应晶体管的沟道长度已被显着缩小，从而提升了场效应晶体管的开关速度并降低了场效应晶体管的操作电流及电压。不过，缩小场效应晶体管的沟道长度也降低了源区与漏区之间的距离。在一些情况下，这样缩小源区与漏区之间的隔离使有效抑制源区与沟道的电位不受漏区的电位的不利影响变得困难。这有时被称作短沟道效应，其中，作为主动开关的场效应晶体管的特性劣化。

与具有平面结构的场效应晶体管相比，所谓的FinFET装置为三维(3D)结构。图1A显示形成于半导体衬底12上方的示例现有技术FinFET半导体装置10的透视图，参考该图以在很高层面解释FinFET装置10的一些基本特征。在这个例子中，FinFET装置10包括三个示例鳍片14、栅极结构16、侧间隙壁18以及栅极覆盖层20。栅极结构16通常由例如高k绝缘材料或二氧化硅层的栅极绝缘材料层(未单独显示)以及充当装置10的栅极电极的一个或多个导电材料层(例如金属和/或多晶硅)组成。鳍片14具有三维配置：高度14H、宽度14W以及长轴或轴向长度14L。轴向长度14L与装置10操作时在装置10中的电流行进的方向对应。虚线14C显示鳍片14的长轴或中心线。由栅极结构16覆盖的鳍片14的部分是FinFET装置10的沟道区。在传统的流程中，通过执行一个或多个外延生长制程可增加位于间隙壁18的外侧(也就是装置10的源/漏区中)的鳍片14的部分的尺寸甚至将这些部分合并在一起(图1A中未图示的情形)。增加装置10的源/漏区中的鳍片14的尺寸或将其合并的制程经执行以降低源/漏区的电阻和/或更易于建立与源/漏区的电性接触。即使不执行外延“合并”制程，也通常会在鳍片14上执行外延生长制程，以增加它们的物理尺寸。