[发明专利]支持多核网络处理架构的紧耦合自适应协处理系统

说明书

技术领域

本发明主要涉及到面向网络分组处理的多核网络处理器架构领域，特指一种用来支持多核网络处理架构的紧耦合自适应协处理系统。

背景技术

网络处理能力的进步，很大程度上依赖硬件技术的进步。当前，随着网络处理应用复杂性的不断提升、吞吐量的持续增长和路由协议的不断演进，对网络处理硬件的性能要求越来越高。针对网络应用，网络处理硬件从通用CPU架构到直接硬件实现的ASIC、到兼顾灵活性和高性能的NP架构、再到多核架构，体系结构的演进过程体现了硬件对高速吞吐率和处理能力的追求。为此，网络处理硬件一直在追寻更高速处理能力、更灵活性能和更广泛应用面之间的平衡。

现有技术中，有从业者提出了加速协处理硬件配合主多核处理器的机制。如，NP专用网络处理器，内部集成多个微引擎，通过精简指令编程来实现报文的协议识别解析、分类、队列调度、内容修改等一系列功能。高性能的NP为保证大吞吐量的处理能力，还集成了多种硬件加速的协处理器，比如Ipsec，表项查找搜索引擎，高速的报文解析器等。微引擎的可编程性，使NP技术能够迅速适应不断变化的应用需求；然而大量定制的硬件，使得NP编程能力受限，需运行特定的汇编语言和开发环境，代码移植性差。为增强报文高速转发的处理能力，除集成松耦合的协处理器以外，现有研究还通过在流水线内部集成紧耦合的协处理单元来实现。协处理单元通过指令驱动，而由于核心指令没有使用通用寄存器，造成程序代码量很大，需要占据很大的程序存储器空间。使用多核加协处理器的结构，是实现网络处理的研究是网络技术发展的重要趋势。多核处理器芯片内部集成多个使用C语言编程的CPU核，核之间通过共享内存、cache一致性总线、或者专用交换结构实现数据交互(如通过专用环网交叉网络等，挂接多核、外设、协处理器等)。每个core可以灵活的配置为执行网络报文处理的某个操作，比如报文解析、保序、查表、流控等单一操作，用于实现复杂的业务处理。多核也可实现并发处理，实现大吞吐率的数据转发等。

然而，已有的传统结构也存在以下一些不足：首先较大的内存访问竞争开销，硬件DMA和线程的访存竞争增加了访存延时，降低了性能；其次，协处理器同步开销较大，协处理器导致线程的切换频繁，线程间的切换代价较大。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种灵活易编程的、可灵活切换硬件间执行、适用范围广的支持多核网络处理架构的紧耦合自适应协处理系统。

为解决上述技术问题，本发明采用以下技术方案：

一种支持多核网络处理架构的紧耦合自适应协处理系统，包括：

直接访问高速存储体DAHM，为双端口SRAM，是CPU的一级数据存储体，为CPU直接提供操作数；

下游自适应报文传输协处理模块DAMTCM，用于在网络接口控制器和多核之间传输数据，下游自适应报文传输协处理模块DAMTCM对直接访问高速存储体DAHM直接访问；

上游自适应硬件加速协处理模块UAHACM，用于在多核内部加速报文处理，上游自适应硬件加速协处理模块UAHACM对直接访问高速存储体DAHM直接访问；

插空传输仲裁模块，位于上游自适应硬件加速协处理模块UAHACM与直接访问高速存储体DAHM之间，用来与上游自适应硬件加速协处理模块UAHACM配合以插空方式完成与直接访问高速存储体的数据传输。

作为本发明的进一步改进：所述上游自适应硬件加速协处理模块UAHACM集成于单核内部，采用与CPU紧耦合的协处理方式；在处理完数据后，自适应的通过低优先级的插空传输方式，在CPU不对直接访问高速存储体DAHM进行访问的空隙进行数据传输，与CPU共享一个直接访问高速存储体DAHM的访问端口。

作为本发明的进一步改进：所述上游自适应硬件加速协处理模块UAHACM包括加速处理硬件和FIFO。

作为本发明的进一步改进：所述下游自适应报文传输协处理模块DAMTCM包括DAHM地址分配与回收模块、输出调度模块和DAHM的端口读写仲裁模块；所述下游自适应报文传输协处理模块DAMTCM对直接访问高速存储体DAHM的数据传输，单独占用一个端口，并且报文的传输不必与CPU应答；多核CPU中的各个直接访问高速存储体DAHM均划分成多块连续空间，空间的地址由DAHM地址分配与回收模块维护。