[发明专利]放大电路

说明书

放大电路。本发明的目的是提供一种放大电路，其由漏极耐压低的NMOS晶体管以及串联连接的漏极耐压高的NMOS晶体管构成，漏极耐压低的NMOS晶体管的漏极不会被破坏。作为解决手段，漏极耐压低的NMOS晶体管的漏极具有限制漏极电压的箝位电路。

技术领域

本发明涉及放大电路，该放大电路防止输入信号为接地电平时晶体管被破坏的情况。

背景技术

对以往的放大电路进行说明。图9是示出以往的放大电路的电路图。

以往的放大电路具有输出恒定电压的恒压电路101、NMOS晶体管103、104、负载102、接地端子100、输出端子106以及输入端子105。

向输入端子105输入输入信号电压Vin，从输出端子106输出输出信号电压Vout。由于NMOS晶体管104的漏极的电压振幅较小，因此可以使用耐压较小的NMOS晶体管104。因此，作为NMOS晶体管104，可以使用具有高值的跨导(transconductance)gm的普通耐压MOS晶体管。另一方面，NMOS晶体管103的跨导gm对放大电路整体的放大率基本没有贡献，因此，通过仅使NMOS晶体管103为高耐压MOS晶体管，能够将负载102的阻抗设定得较高，以便能够产生较大的输出电压振幅，能够提高放大电路整体的增益(例如，参照专利文献1的图1)。

专利文献1：日本特开2005－311689号公报

发明内容

然而，以往的放大电路存在如下的课题：在处于输入信号电压Vin为接地电平的电压且负载102能够提供电流的状态的情况下，NMOS晶体管104的漏极处于浮置状态，产生晶体管的耐压以上的电压而破坏NMOS晶体管104。

本发明是鉴于上述课题而完成的，提供一种即使输入信号电压Vin为接地电平，也不会破坏NMOS晶体管的漏极的放大电路。

为了解决以往的课题，本发明的放大电路采取以下这样的结构。

该放大电路具有：第一晶体管，其栅极与输入端子连接；第二晶体管，其栅极与恒压电路连接，漏极与输出端子连接，源极与第一晶体管的漏极连接，漏极耐压比第一晶体管高；以及箝位电路，其与第一晶体管的漏极连接，限制第一晶体管的漏极电压。

本发明的放大电路由漏极耐压低的晶体管与漏极耐压高的晶体管构成，由于漏极耐压低的晶体管的漏极上具有箝位电路，因此，能够由箝位电路限制漏极耐压低的晶体管的漏极的电压。因此，能够防止漏极耐压低的晶体管的漏极被破坏。

附图说明

图1是示出第一实施方式的放大电路的结构的电路图。

图2是示出箝位电路的一例的电路图。

图3是示出箝位电路的另一例的电路图。

图4是示出箝位电路的另一例的电路图。

图5是示出第二实施方式的放大电路的结构的电路图。

图6是示出第三实施方式的放大电路的结构的电路图。

图7是示出第四实施方式的放大电路的结构的电路图。

图8是示出第五实施方式的放大电路的结构的电路图。

图9是示出以往的放大电路的结构的电路图。

标号说明：

100：接地端子；101、302、410：恒压电路；102：负载；105：输入端子；106：输出端子；110、710、810：箝位电路。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。

(第一实施方式)