[发明专利]一种异构混融层次式内存设备

说明书

技术领域

本发明涉及计算机存储技术，具体涉及一种异构混融层次式内存设备。

背景技术

传统内存DRAM的工艺十分成熟，可靠性也很稳定。但随着工艺制程的降低，DRAM将面临可扩展性难题。相比DRAM而言，新型非易失存储器件的优势明显，以PCM为代表的新型非易失存储器件具有良好的可扩展性，其理论最小的特征尺寸为5～8nm，比DRAM小很多，且具有较低的静态功耗；但是其读写延迟特别是写延迟较大，写入次数有限。

当前的内存系统组织结构是专为易失的、读写差异小、不存在寿命问题的DRAM而设计的，但是这种系统组织结构对于新型非易失存储器而言是不适用的。当前的内存管理方法、访问接口设计、内存调度等并没有考虑NVM的寿命、写性能、读写不均衡等问题，导致非易失存储器的上述特性不能够得到充分的发挥；同时传统的内存系统组织结构还可能会将新型存储器件的弱点放大，不利于构建高性能、低功耗、大容量异构混融内存系统。

发明内容

针对现有技术中存在的上述问题，提出一种异构混融层次式内存设备，包括：

内存控制器；

由DRAM器件构成的缓存器；以及，

由PCM非易失存储器和/或FLASH非易失存储器构成的混融扩展存储器；

其中，所述混融扩展存储器可以通过增加所述PCM非易失存储器或所述

FLASH非易失存储器的方式进行容量扩展。

特别地，

当CPU请求数据时，所述内存控制器首先访问所述缓存器，若在所述缓存器中找到所述CPU请求的所述数据，则从所述缓存器中读出所述数据并反馈给所述CPU。

特别地，

若未在所述缓存器中找到所述CPU请求的所述数据，则所述内存控制器访问所述混融扩展存储器，读出所述数据并反馈给所述CPU，同时将所述数据保存到所述缓存器。

本发明的有益效果是：通过异构混融层次式内存体系结构，可以对异构混融体系架构下的内存进行有效的扩展，基于DRAM、PCM和Flash三种介质进行有效的组合，使得各自的优势均可以最大程度的得到发挥，对三种介质进行角色分配，DRAM充当非易失性存储的Cache，这里所说的非易失性存储指的是PCM和Flash，非易失存储器作为DRAM的后端扩展内存，提供层次式内存体系结构的扩展性支撑。模块化的设计思想，对结构进行了分层处理，有效的避免了扩展内存时对整个内存体系的冲击，例如，内存需要进行扩展时，只需要通过对混融扩展层增加新的PCM即可达到内存的增加。对于当今对内存容量要求较高的领域方面，具有很高的技术价值。

附图说明

图1是现有技术中内存体系结构图；

图2是本发明提出的异构混融层次式内存设备体系结构图。

具体实施方式

下面参照附图，对本发明提出的异构混融层次式内存设备的体系结构进行详细描述，参见附图2，本发明提出的方案基于DRAM、PCM和Flash三种介质进行有效的组合，使得各自的优势均可以最大程度的得到发挥，对三种介质进行角色分配，DRAM充当非易失性存储的缓存Cache，这里所说的非易失性存储指的是PCM和Flash，非易失存储器作为DRAM的后端扩展内存，提供层次式内存体系结构的扩展性支撑，以使得各自的优势均可以最大程度的得到发挥，而且避免各自的劣势，提供一个整体性能优良的混合内存系统。

再参见附图2，异构混融层次式内存设备体系结构包括：(1)内存控制器、(2)缓存Cache层、(3)混融扩展层。

通过对整个内存体系结构分为内存控制器、缓存Cache层、混融扩展层的三部分设计，当进行扩展内存时，只需要在混融扩展层进行有效的扩展即可。

针对实现的具体如下：当CPU请求数据的时候，调用内存控制器进行对内存数据进行处理，如果请求数据在Cache层可以找到，则直接在Cache进行数据反馈给CPU，如果内存控制器首先在Cache层没有找到数据的话，则算是不命中，直接会访问混融扩展层(内存)来进行数据的传递。这是从数据的传递部分对内存体系结构进行了描述。另外，对于内存的可扩展性可以从如下进行阐述：内存需要进行扩展时，只需要通过对混融扩展层增加新的PCM即可达到内存的增加。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明的权利要求的保护范围。