[发明专利]时钟恢复装置

权利要求书

1.一种时钟恢复装置，其特征在于，包括：模拟数字转换器ADC、数据缓存器、数字间插器、时钟相位误差估计器、滤波器和数字控制器；

其中，所述ADC的输出端分别与所述数据缓存器的输入端和所述时钟相位误差估计器的第一输入端连接；所述数据缓存器的输出端与所述数字间插器的第一输入端连接；所述数字间插器的输出端与所述时钟相位误差估计器的第二输入端连接；所述时钟相位误差估计器的输出端与所述数字控制器的输入端连接；所述数字控制器的输出端与所述数字间插器的第二输入端连接；

所述ADC，用于对输入信号进行采样，并输出第二采样信号；

所述时钟相位误差估计器，用于对所述ADC输出的所述第二采样信号和所述数字间插器反馈的第一输出信号，进行时钟相位误差运算，获取时钟相位误差信号；其中，第一输出信号为第一采样信号对应的输出信号，所述第一采样信号为所述第二采样信号的前一个相邻的采样信号；

所述数字控制器，用于根据所述时钟相位误差信号，获取间插信息；其中，所述间插信息包括第二采样信号的间插信号索引和第二采样信号的间插相位；

所述数据缓存器，用于对所述ADC输出的所有采样信号进行存储，以使进入所述数字间插器的所述第二采样信号对应所述间插信息；

所述数字间插器，用于根据所述数字控制器输出的所述间插信息，对所述数据缓存器输出的所述第二采样信号进行调整，以使获取到的第二输出信号为最佳采样时刻的输出信号。

2.根据权利要求1所述的时钟恢复装置，其特征在于，所述时钟恢复装置还包括滤波器；

所述滤波器的输入端与所述时钟相位误差估计器的输出端连接，所述滤波器的输出端与所述数字控制器的输入端连接；

所述滤波器，用于对所述时钟相位误差估计器输出的所述时钟相位误差信号进行高频滤波，并输出滤波后的时钟相位误差信号。

3.根据权利要求2所述的时钟恢复装置，其特征在于，所述时钟相位误差估计器包括数据缓存模块、第一计算模块、第二计算模块、第一放大器、第二放大器和加法器；

其中，所述数据缓存模块的输入端与所述ADC的输出端连接，所述数据缓存模块的输出端和所述第一计算模块的输入端连接；所述第一计算模块的输出端与所述第一放大器的输入端连接；所述第一放大器的输出端与所述加法器的第一输入端连接；所述第二计算模块的输入端与所述数字间插器的输出端连接，所述第二计算模块的输出端与所述第二放大器的输入端连接；所述第二放大器的输出端与所述加法器的第二输入端连接，所述加法器的输出端与所述滤波器连接；

所述数据缓存模块用于存储所述ADC输出的采样信号，以使进入所述数字间插器的所述采样信号和所述采样信号的间插信息相对应；

所述第一计算模块，用于计算所述第二采样信号的平均时钟相位偏差；

所述第二计算模块，用于计算所述第一输出信号的平均时钟相位偏差。

4.根据权利要求3所述的时钟恢复装置，其特征在于，所述第一计算模块包括傅里叶变换单元、扩展单元、累加单元、角度单元和归一化单元；

其中，所述傅里叶变换单元的输入端与所述数据缓存模块的输出端连接，所述傅里叶变换单元的输出端与所述扩展单元的输入端连接；所述扩展单元的输出端与所述累加单元的输入端连接；所述累加单元的输出端与所述角度单元的输入端连接；所述角度单元的输出端与所述归一化单元的输入端连接；所述归一化单元的输出端与所述第一放大器的输入端连接；

所述傅里叶变换单元，用于对所述数据缓存模块输出的N采样信号进行傅里叶变换，输出采样信号的复数值序列；其中，N为大于等于1的正整数；

所述扩展单元，用于对所述复数值序列进行扩展，输出扩展后的复数值序列；

所述累加单元，用于根据所述扩展后的复数值序列，计算第二采样信号的时钟相位误差平均值；

所述角度单元，用于根据所述累加单元输出的所述第二采样信号的时钟相位误差平均值，计算第二采样信号的时钟相位误差角度；

所述归一化单元，用于对所述角度单元输出的所述时钟相位误差角度进行归一化处理，输出所述第二采样信号的平均时钟相位偏差。