[发明专利]写入许可电路、访问切换电路以及模拟数字变换单元

说明书

写入许可电路在模拟数字变换单元中对数字数据的写入许可信号进行输出，该模拟数字变换单元具有：总线控制部，其与外部单元连接；运算处理部，其进行数据处理；以及运算部，其对模拟数字变换所得的所述数字数据进行保存，该模拟数字变换单元具有通常访问模式以及高速访问模式，在该通常访问模式下，将所述数字数据暂时写入至所述运算处理部之后再写入至所述总线控制部，在该高速访问模式下，将所述数字数据直接写入至所述总线控制部，所述写入许可电路具有：地址一致判定电路，其设置于所述运算部，在预先规定的所述总线控制部的存储器的地址和所述运算处理部所指定的地址一致的情况下，输出来自所述运算部的写入许可信号；以及逻辑电路，其仅在所述运算处理部将表示是所述高速访问模式的高速访问信号置为有效的情况下，将所述写入许可信号输入至所述总线控制部。

技术领域

本发明涉及可编程逻辑控制器系统的模拟数字变换单元的写入许可电路、模拟数字变换单元的访问切换电路以及模拟数字变换单元。

背景技术

可编程逻辑控制器系统的模拟数字变换单元具有MPU(Micro Processing Unit)、运算部、总线控制部以及模拟数字变换装置。从模拟数字变换单元的外部输入至模拟数字变换装置的模拟数据被变换为数字数据。变换所得的数字数据被输入至运算部而执行运算处理。进行运算处理后的数字数据由MPU向总线控制部转送，从总线控制部经由基础单元而向CPU(Central Processing Unit)单元转送。

对于可编程逻辑控制器系统的数据变换以及响应，根据来自市场的需求而要求处理的高速化，因此，需要使模拟数字变换单元内部的处理高速化。模拟数字变换单元的内部处理的高速化的对象是模拟数字变换装置的数据变换时间、运算部的运算时间或者MPU的数据转送时间。

专利文献1：日本特开平7-146756号公报

发明内容

如上所述，作为模拟数字变换单元的内部处理中需要高速化的对象之一，列举了MPU的数据转送时间的缩短。

在上述结构的模拟数字变换单元中，是MPU从运算部读出数据之后向总线控制部写入数据这样的动作，因此读出动作和写入动作这两个动作分别需要转送时间。这成为使模拟数字变换单元的内部处理的高速化变得困难的主要原因之一。

本发明就是鉴于上述情形而提出的，其目的在于获得能够缩短从运算部向总线控制部的数据转送时间的写入许可电路。

为了解决上述问题，实现目的，本发明是一种写入许可电路，其在模拟数字变换单元中对数字数据的写入许可信号进行输出，该模拟数字变换单元具有：总线控制部，其与外部单元连接；运算处理部，其进行数据处理；以及运算部，其对模拟数字变换所得的所述数字数据进行保存，所述模拟数字变换单元具有通常访问模式以及高速访问模式，在该通常访问模式下，将所述数字数据暂时写入至所述运算处理部之后再写入至所述总线控制部，在该高速访问模式下，将所述数字数据直接写入至所述总线控制部，所述写入许可电路的特征在于，具有：地址一致判定电路，其设置于所述运算部，在预先规定的所述总线控制部的存储器的地址和所述运算处理部所指定的地址一致的情况下，输出来自所述运算部的写入许可信号；以及逻辑电路，其仅在所述运算处理部将表示是所述高速访问模式的高速访问信号置为有效的情况下，将所述写入许可信号输入至所述总线控制部。

发明的效果

本发明所涉及的写入许可电路实现如下效果，即，能够缩短从运算部向总线控制部的数据转送时间。

附图说明

图1是表示本发明的实施方式1所涉及的可编程逻辑控制器系统的结构的图。

图2是表示本发明的实施方式1所涉及的CPU单元、模拟数字变换单元以及基础单元的内部结构的图。

图3是表示本发明的实施方式1所涉及的模拟数字变换单元的详细的电路结构的图。

具体实施方式