[发明专利]异步指令执行装置和方法

说明书

一种异步指令执行装置和方法。该异步指令执行装置(20)包括矢量执行单元控制VXUC模块(21)和n个矢量执行单元数据VXUD模块(221‑22n)，n为正整数，其中，VXUC模块(21)，用于执行指令译码和令牌管理；n个VXUD模块(221‑22n)级联并且分别连接至VXUC模块(21)，用于调用外部计算资源执行数据计算；其中，异步指令执行装置处理的数据位宽为M，每个VXUD模块的位宽为N，n＝M/N。该异步指令执行装置分为VXUC和VXUD两部分，其中VXUD的数目按照数据位宽设置，这样每个VXUD的数据线可以分开走线，从而总线也可以分开走线，使得后端布线更加方便。

技术领域

本发明实施例涉及处理器领域，并且更具体地，涉及异步指令执行装置和方法。

背景技术

当前的处理器，如中央处理单元(CPU，Central Processor Unit)主要按照流水线的方式执行操作，这是加快CPU速度的关键技术。同步处理器和异步处理器一般都采用这种流水线技术。在同步处理器中，流水线的每个操作是受同一个时钟控制的，这种架构导致CPU的功耗比较高。异步处理器是在流水线的基础上，每个操作使用的脉冲(即该操作的时钟)不同步，并且根据当前指令是否需要该操作来给出脉冲，目的在于降低功耗。

目前主流的异步处理器电路比较复杂，包括控制逻辑和数据通路，其中控制逻辑包括握手协议和控制部件。在最新的一种异步处理器电路设计中，采用令牌(token)的方法来代替握手协议，可以使设计复杂度降低。令牌的思想类似于接力传递，当某个功能模块接收到令牌信号时开始执行，执行结束后把令牌传递给下一个功能模块，当下一个功能模块不需要执行时，令牌直接透传过去给后续模块。在这种异步处理器中，令牌是时钟信号，各个模块通过令牌信号来采样数据信号。

在一种典型的采用令牌的异步处理器中，时钟信号经过延时逻辑单元，输入到各个功能单元来采样相应的数据信号，功能单元可包括采样单元(clocked device)和处理逻辑(Processing Logic)。延时逻辑单元是该异步处理器一个重要的组成部分，也是与同步处理器区别开来的重要部件。延时逻辑单元控制令牌的使用时间和令牌的传递：当某单元收到令牌后执行完成将令牌传递出去，这段时间是令牌的使用时间；令牌的传递分为执行单元之间的传递和功能单元之间的传递。假设一个异步处理器中有M个执行单元(XU，eXecution Unit)，在每个XU中，有N个功能单元，则在XU之间有M个令牌的传递(下文中称为令牌的纵向传递)，在每个XU内部功能单元之间有N个令牌在传递(下文中称为令牌的横向传递)，所以令牌的总数量为N×M。当某一个令牌在使用完之后，可以同时向下一个功能单元传递以及向下一个XU传递。

因此，对于采用令牌的异步处理器而言，其主体架构是XU和令牌逻辑，其中令牌的传递控制着XU的执行流程。

目前，基于令牌的异步处理器架构中，每个XU表示一个算术逻辑单元(ALU，Arithmetic Logic Unit)。该架构中还可以包括寄存器(REG，Register)、乘累加(MAC，Multiply Accumulate)单元和外部执行单元(EXU，External eXecution Unit)，其中MAC单元执行乘法等运算，EXU执行除法、浮点等运算。在该处理器架构中，令牌逻辑控制各单元执行的次序，n个XU就需要n个ALU，每个ALU里面有m个功能单元，那么传递的令牌需要有n×m个，这些令牌根据指令译码后的信息来产生时钟脉冲(clock pulse)信号调用各个功能单元。

这种基于令牌的异步处理器架构灵活度不够，ALU的数目和纵向的令牌数目必须保持一致。随着未来处理器需要处理的数据位宽增大，XU的数目也需要增多，从而使得总线宽度很大，不利于后端布线。

发明内容

本发明实施例提供一种异步指令执行装置和方法，能够便于异步处理器的后端布线。