[发明专利]数字模拟转换器中的频率响应补偿

说明书

数字模拟转换器(DAC)包括：接收电路(310)，被配置为接收输入比特流，并且生成输入比特流的第一比特信号流；第一延迟电路(320)，被耦合至接收电路(310)以接收第一比特信号流，并且生成第二比特信号流，第二比特信号流表示第一比特信号流的延迟版本。DAC还包括第一电流生成电路(330)，以接收第一比特信号流，第一电流生成电路(330)被配置向对第一输出提供与第一比特信号流对应的第一电流。DAC进一步包括第二电流生成电路(340)，以接收第二比特信号流，并且响应于接收到第二比特信号流而向第一输出提供第二电流，第二电流的波形相对于第一电流的波形被反相和缩放。

技术领域

所公开的实施例总体涉及数字模拟转换器，并且更具体地涉及在数字模拟转换器中执行频率响应补偿。

背景技术

数字模拟转换器(DAC)的频率响应的特征在于低通滤波器响应，以及根据高频处sinc频率响应包络的滚降。这导致期望带内信号的较高频率信号分量(例如，图像频率)以及较高频率内容的衰减。在一些情况下，由于高频率滚降，在奈奎斯特频率(F_NYQUIST＝f_S/2)处，DAC频率响应可衰减多达3.92dB。在频率f_s/3处，频率响应可衰减多达1.65dB。对于一些应用(例如，宽带无线通信)，这种非平坦响应可能对系统性能具有不期望的影响。用于补偿在DAC的频率响应中观察到的sinc衰减的各种技术包括增加DAC的输入更新速率或采样频率，或者分别沿数字信号路径或模拟信号路径添加数字高通滤波器或模拟高通滤波器。然而，这些技术受到了挑战，例如，增加DAC的输入更新速率可能受到DAC的最大转换速度以及数字或模拟设计的增加的功耗或者增加的复杂性的限制。

发明内容

实施例涉及n比特数字模拟转换器(DAC)，其包括接收电路、第一延迟电路、第一电流生成电路和第二电流生成电路。接收电路接收输入比特流，并且生成每次与输入比特流的比特值对应的输入比特流的第一比特信号流。第一延迟电路被耦合至接收电路并接收第一比特信号流。延迟电路生成第二比特信号流，第二比特信号流表示第一比特信号流的延迟第一时间段的版本。第一电流生成电路被耦合至接收电路以接收第一比特信号流。响应于接收到第一比特信号流，第一电流生成电路向第一输出提供第一电流。第一电流对应于第一比特信号流。第二电流生成电路被耦合至延迟电路，并接收第二比特信号流。响应于接收到第二比特信号流，第二电流生成电路向第一输出提供第二电流。第二电流的波形相对于第一电流的波形被反相和缩放。

在一个或多个实施例中，第二电流的波形滞后于第一电流的波形第一时间段。

在一个或多个实施例中，接收电路包括n个存储器元件的第一集合。第一集合中的每个存储器元件接收和存储在输入比特流的n个子流之一中的比特值。第一延迟电路包括n个存储器元件的第二集合。第二集合中的每个存储器元件被耦合至第一集合中的对应存储器元件，以接收和存储在第一比特信号流的n个子流之一中的比特值。

在一个或多个实施例中，第一电流生成电路包括n个电流源的第一集合和n个开关的第一集合。电流源的第一集合中的每个电流源经由开关的第一集合中的对应开关耦合至第一输出，响应于第一比特信号流的n个子流之一中的比特值而接通或断开对应的开关。

在一个或多个实施例中，第二电流生成电路包括n个电流源的第二集合和n个开关的第二集合。电流源的第二集合中的每个电流源经由开关的第二集合中的对应开关耦合至第一输出，响应于第二比特信号的n个子流之一中的比特值而接通或断开对应的开关。

在一个或多个实施例中，一个或多个附加延迟电路被耦合至第一延迟电路，并且被配置为生成第三比特信号流，第三比特信号流表示第一比特信号流相对于输入比特流延迟第二时间段的版本，第二时间段大于第一时间段。一个或多个对应的附加电流生成电路被耦合至一个或多个附加延迟电路，以接收第三比特信号流，并响应于接收到第三比特信号流而向第一输出提供第三电流，第三电流的波形相对于第一电流的波形被缩放。