[发明专利]电压产生电路

说明书

根据本实施方式的电压产生电路，具备：电荷泵电路(20)，其对被输入到第1节点的电压进行升压，向第2节点输出第1信号(VX2)；运算放大器(37)，其接收第1基准电压(VREF1)和对所述第2节点的电压进行了分压后的第1电压，向第3节点输出第2信号(REGL)；第1晶体管(90)，其栅极连接于所述第3节点，一端连接于电源连接，另一端连接于所述第1节点；逻辑电路(30，60)，其检测所述第2节点的电压，输出第3信号；以及充电电路(40)，其接收所述第3信号，对所述第3节点的电压进行充电。

技术领域

本实施方式涉及电压产生电路。

背景技术

在电压产生电路中，为了减少升压电路(charge pump circuit，电荷泵电路)的输出中的纹波(ripple)，提出了通过运算放大器(operational amplifier)来控制升压时钟以及初始充电电压的电源电压的方法。

现有技术文献

专利文献1：日本特开2006-014581号公报

专利文献2：日本特开2010-004717号公报

专利文献3：日本特开2008-086165号公报

专利文献4：日本特开平08-190437号公报

发明内容

发明要解决的技术问题

提供一种减少输出电压的过冲(overshoot)的电压产生电路。

用于解决问题的技术方案

本实施方式的电压产生电路，具备：电荷泵电路，其对被输入到第1节点的电压进行升压，向第2节点输出第1信号；运算放大器，其接收第1基准电压和对所述第2节点的电压进行了分压后的第1电压，向第3节点输出第2信号；第1晶体管，其栅极连接于所述第3节点，一端连接于电源，另一端连接于所述第1节点；逻辑电路，其检测所述第2节点的电压，输出第3信号；以及充电电路，其接收所述第3信号，对所述第3节点的电压进行充电。

附图说明

图1是表示第1实施方式涉及的半导体存储装置的构成的框图。

图2是表示第1实施方式涉及的电压产生电路的构成的框图。

图3是表示图2所示的充电电路以及锁存电路的构成的框图。

图4是表示由图3所示的锁存电路输出的各信号的真值的图。

图5是表示第1实施方式涉及的电压产生电路的工作的时序图。

图6是表示比较例涉及的电压产生电路的构成的框图。

图7是表示比较例涉及的电压产生电路的工作的时序图。

图8是表示第2实施方式涉及的电压产生电路的构成的框图。

图9是表示图8所示的放电电路以及锁存电路的构成的框图。

图10是表示第2实施方式涉及的电压产生电路的工作的时序图。

标号的说明

20…电荷泵电路，30…限制电路，34、35…比较器，37…运算放大器，40…充电电路，41、62、63、64、82，83、84…NAND门，42、43…PMOS晶体管，50…时钟控制电路，60、80…锁存电路、61、81…OR门，70…放电电路，71…NOR门，72…NMOS晶体管，90…调节晶体管。

具体实施方式

以下参照附图来说明本实施方式。在附图中，对相同部分标注相同的参照标号。另外，根据需要来进行重复的说明。