[发明专利]时钟杂散降低技术

说明书

本公开内容的各方面提供一种具有抖动时钟发生器的电路。抖动时钟发生器被配置为将具有受控特性的抖动添加到具有一时钟频率的第一时钟信号以生成要由收发器用于以一射频操作的第二时钟信号。具有受控特性的抖动调节在收发器的射频处的时钟谐波。

相关申请的交叉引用

本申请要求于2013年10月23日提交的题为“Clock Spurs Reduction Technique”的第61/894,702号美国临时申请的权益，并且是于2013年3月15日提交的题为“FractionalSpur Reduction Using Controlled Clock Jitter”的第13/839,696号美国专利申请的部分继续申请，第13/839,696号美国专利申请是于2011年7月26日提交的题为“FractionalSpur Reduction using Controlled Clock Jitter”的第13/191,329号美国专利申请并于2013年3月19日被授权为第8,400,197号美国专利的继续申请，第8,400,197号美国专利继而要求于2010年7月28日提交的题为“A PLL Fractional Spurs Reduction”的第61/368,459号美国临时专利申请的权益。在此将现有技术的全部公开内容通过引用整体并入本文。

背景技术

一般地，射频(RF)电路基于参考时钟信号来操作。在示例中，时钟发生器生成具有相对低频率(例如大约20MHz)的参考时钟信号，并且将参考时钟信号提供到发送/接收射频信号的收发器。收发器包括基于参考时钟信号来生成具有高得多的频率(例如大约1GHz、等等)的RF载波信号的锁相环。

发明内容

本公开内容的各方面提供一种具有抖动时钟发生器的电路。抖动时钟发生器被配置为将具有受控特性的抖动添加到具有一时钟频率的第一时钟信号以生成要由收发器用于在射频操作的第二时钟信号。具有受控特性的抖动调节在收发器的射频处的时钟谐波。

在实施例中，抖动时钟发生器包括抖动控制器和抖动发生器。抖动控制器被配置为根据时钟谐波来生成控制信号。抖动发生器被配置为将根据控制信号的抖动添加到第一时钟信号以生成第二时钟信号。在示例中，抖动发生器被配置为将可变延迟添加到第一时钟信号以生成第二时钟信号。例如，抖动发生器包括具有用于将额外量的延迟添加到第一时钟信号的多个延迟元件的延迟链。另外，抖动发生器包括边缘选择器，边缘选择器被配置为改变对延迟元件中的一个延迟元件的选择以输出第二时钟以便改变第二时钟信号到第一时钟信号的可变延迟。抖动控制器被配置为生成选择代码的序列以控制边缘选择器改变对延迟元件的选择。抖动控制器被配置为生成选择代码的序列以按随机方式来改变对延迟元件的选择。在实施例中，抖动发生器被配置为形成包括延迟链的回路以校准由每个延迟元件添加的额外量的延迟从而抑制时钟谐波。

根据本公开内容的方面，抖动时钟发生器被配置为添加具有受控特性的抖动以将在时钟谐波处的功率转换为在感兴趣的射频之外的杂散。根据本公开内容的另一方面，抖动时钟发生器添加具有受控特性的抖动以将在时钟谐波处的功率转换为具有低功率的大量频率分量。在示例中，时钟谐波的功率被转换为噪底。

本公开内容的各方面提供一种方法。该方法包括接收具有一时钟频率的第一时钟信号；以及将具有受控特性的抖动添加到第一时钟信号以生成要由收发器用于在射频操作的第二时钟信号。具有受控特性的抖动调节在收发器的射频处的时钟谐波。

附图说明

将参考下面的附图详细描述本公开内容的作为示例被提出的各个实施例，其中相似的附图标记指代相似的元件，并且其中：

图1示出了根据本公开内容的实施例的电子设备示例100的框图；

图2示出了根据本公开内容的实施例的抖动时钟发生器示例230的框图；

图3示出了根据本公开内容的实施例的波形的绘图300；