[发明专利]用于非易失性RAM差错重映射的方法和装置

说明书

公开领域

本发明涉及非易失性存储器。

背景技术

非易失性(NV)随机存取存储器(RAM)被预期在许多应用中取代常规的动态随机存取存储器(DRAM)。NVRAM可利用自旋、磁性、和改变存储器单元的其他形式的相位或结构。

NVRAM面对的一个问题是由有限耐久性导致的单元故障。当执行读操作时，在重复的编程操作上改变存储器单元的相位或结构的物理应力可随时间减少感测到的电压或电流电平，这可导致读差错。存储器单元的整合的耐受性分布可由正态分布来表示，其中该整合中的一些存储器单元可比其他一些存储器单元要早得多地发生故障。

纠错码(ECC)电路可与NVRAM协同使用，但是出于成本原因，此类码通常被设计成基于原始(未校正的)比特差错是当存储器单元开始耗损时发生的随机事件的假设来保证纠错率。因此，一旦特定的存储器单元已经达到其耐受限制并开始故障，该单元就将随着其连贯的故障而加重ECC电路纠错能力的负担。该现象被称为累积差错，并且不再被建模为随机事件。

一种解决方案是设计ECC电路以纠正累积差错，但这种方式可能不是期望的，因为需要更多奇偶校验位。另一种解决方案将是简单地标记NVRAM中的故障单元以使它们不被使用。此种办法在NAND闪存存储器中使用。然而，该办法将在任何存在坏单元的地方创造孔洞，并且由于RAM操作的速度，以及还有对RAM存储器要物理毗连的要求，该办法仅适于本质上不是随机存取的相对慢的存储器。

概述

本发明的各实施例涉及用于非易失性RAM差错重映射的系统和方法。

在一实施例中，一种方法包括当处理器执行读操作以读取非易失性存储器中的页时检测该非易失性存储器的存储器单元中的差错，该页具有页地址并包括该存储器单元；在该非易失性存储器的表格中存储具有该存储器单元的存储器位置以及关于该存储器单元的检测到的差错的累积数目的条目；以及倘若检测到的差错的累积数目超过预定阈值，则将参引该页地址对该非易失性存储器的存储器操作引导至该非易失性存储器中的新页地址。

在另一实施例中，一种装置包括处理器和存储器。存储器包括非易失性(NV)单元阵列；耦合至该NV单元阵列的纠错码(ECC)电路；以及映射页地址的重映射器。处理器耦合至存储器，其中当该处理器针对非易失性存储器中的页执行读操作时，该处理器响应于ECC电路在NV单元阵列的存储器单元中检测到差错而在该NV单元中的表格中存储条目，该条目具有该存储器单元的存储器位置和该存储器单元的检测到的差错的累积数目，该页包括该存储器单元并具有页地址。倘若检测到的差错的累积数目超过预定阈值，则该处理器配置重映射器以将参引该页地址对该NV单元阵列的存储器操作引导至该NV单元阵列中的新页地址。

在另一实施例中，一种其上存储有指令的非瞬态计算机可读存储介质，该指令在由至少一个处理器执行时使一系统执行一种方法，该方法包括：在非易失性存储器中存储页映射表，该页映射表具有一组条目，每个条目具有第一字段和第二字段；以及基于该页映射表来配置非易失性存储器中的重映射器，该重映射器将参引与页映射表中的条目中的第一字段匹配的页地址的存储器操作引导至与该条目中的第二字段匹配的页地址。

在另一实施例中，一种设备包括处理器；用于检错的装置，该用于检错的装置在该处理器执行读操作以读取非易失性存储器中的页时检测该非易失性存储器的存储器单元中的差错，该页具有页地址并包括该存储器单元；用于存储的装置，该用于存储的装置在该非易失性存储器的表格中存储具有该存储器单元的存储器位置以及关于该存储器单元的检测到的差错的累积数目的条目；以及用于重映射的装置，该用于重映射的装置在倘若检测到的差错的累积数目超过预定阈值的情况下将参引该页地址对该非易失性存储器的存储器操作引导至该非易失性存储器中的新页地址。

附图简述

给出附图以帮助对本发明实施例进行描述，且提供附图仅用于解说实施例而非对其进行限定。

图1解说了一实施例在其中找到应用的系统。

图2是解说根据一实施例的过程的流程图。

图3解说了根据一实施例的页地址的映射。

图4解说了根据一实施例的重映射器。

图5解说了各实施例可在其中找到应用的无线通信系统。

详细描述

本发明的各方面在以下针对本发明具体实施例的描述和有关附图中被公开。可以设计替换实施例而不会脱离本发明的范围。另外，本发明中众所周知的元素将不被详细描述或将被省去以免湮没本发明的相关细节。