[发明专利]柔性接口

说明书

技术领域

本发明涉及嵌入式系统的测试，例如芯片上系统(SoC)中的嵌 入核的测试。

背景技术

随着芯片上系统(SoC)或嵌入式系统的尺寸和复杂度的增加， 设计再利用成为重要的考虑。在设计再利用中，可以针对新的芯片 和应用再利用早已存在的设计功能(例如，核或所谓的知识产权(IP) 模块)。例如，原始集成在第一SoC中的IP模块可以在其他SoC设 计中被再利用。此外，可以在SoC中使用相同IP模块设计的若干示 例。

虽然这降低了SoC的设计复杂度，但这会在执行SoC的测试时 导致困难。不同的核或IP模块可以通过不同的供应商来设计和提供， 并且SoC设计者不知道IP模块的内部工作。此外，不同的IP模块 可具有不同的测试要求和机制。

为了克服该问题，引入测试标准来提供对SoC和SoC内的IP模 块的测试接口。这种测试标准的示例可以是IEEE1149.1标准(JTAG) 和用于嵌入式核测试的IEEE1500标准(SECT)。

IEEE1149.1标准可以管理芯片外测试器和芯片上测试控制器之 间的通信，而IEEE1500标准可以管理芯片上访问端口或测试模式 控制器与每个IP模快的测试接口之间的接口。

发明内容

根据第一方面，提供了一种设置在一个或多个同伴芯片 (companionchip)上的系统，包括多个核，每个核都包括核电路装 置以及用于执行与核电路装置相关的测试的测试接口，测试接口包 括：地址寄存器，被配置为保持核的地址；以及地址确定电路装置， 被配置为将在地址线上接收的地址与保持在地址寄存器中的地址进 行比较以确定核是否正在被寻址并且响应于确定配置接口以执行测 试操作。

接口可以通过选择耦合在测试数据输入和测试数据输出之间的 多个寄存器中的一个或多个来配置。测试数据输入可以是串行测试 数据输入，并且测试数据输出可以是串行测试数据输出。地址线可 以是并行输入。每个核都可以是用于执行系统的至少一个功能的电 路的模块。

多个寄存器中的一个可以是旁路寄存器。当确定在地址线上接 收的地址与保持在地址寄存器中的地址不匹配时，旁路寄存器可以 耦合在测试数据输入和测试数据输出之间。

多个寄存器中的一个可以是局部测试控制寄存器。当确定在地 址线上接收的地址与保持在地址寄存器中的地址匹配时，局部测试 控制寄存器可以耦合在测试数据输入和测试数据输出之间。

接口可以进一步包括解码器和控制线，其中，解码器被配置为 解码控制线上的指令并且根据指令配置局部测试控制寄存器。

当第一核的解码器确定控制线上的指令无效且第一核的地址确 定电路装置确定第一核正在被寻址时，第一核的局部测试控制寄存 器可以耦合在相应的测试数据输入和测试数据输出之间。当第一核 的解码器确定控制线上的指令有效且第一核的地址确定电路装置确 定第一核正在被寻址时，可以对指令进行解码并且可以根据指令加 载局部测试控制寄存器。

根据第二方面，提供了一种用于在系统中执行测试的方法，其 中系统包括设置在一个或多个同伴芯片上的多个核，该方法包括： 通过将地址线上接收的地址与保持在核的测试接口的地址寄存器中 的地址进行比较来确定核是否正在被寻址；以及响应于确定配置测 试接口以执行与核的核电路相关联的测试操作。

该方法可进一步包括：选择将耦合在测试数据输入和测试数据 输出之间的多个寄存器中的一个或多个。

该方法可进一步包括：确定地址线上接收的地址与保持在地址 寄存器中的地址不匹配；以及响应于此将旁路寄存器耦合在测试数 据输入和测试数据输出之间。该方法可进一步包括：确定地址线上 接收的地址与保持在地址寄存器中的地址匹配；以及响应于此将局 部测试控制寄存器耦合在测试数据输入和测试数据输出之间。

该方法可进一步包括：解码控制线的指令；以及根据指令配置 局部测试控制寄存器。

该方法可进一步包括：确定第一核的控制线上的指令无效；确 定第一核正在被寻址；以及响应于确定，将第一核的局部测试控制 寄存器耦合在对应的测试数据输入和测试数据输出之间。

该方法可进一步包括：确定第一核的控制线上的指令有效；确 定第一核正在被寻址；响应于确定对指令进行解码；以及根据指令 加载局部测试控制寄存器。