[发明专利]在三维结构中产生经掺杂的垂直通道的制程

说明书

本发明提供一种在三维结构中产生经掺杂的垂直通道的制程，其中垂直通道由氧化物‑氮化物‑氧化物堆叠所包围，所述制程包括：穿过氧化物‑氮化物‑氧化物堆叠蚀刻出孔洞；沿着孔洞中的侧壁沉积多晶硅材料；以及使用多个高能离子布植来将掺质离子植入多晶硅材料中，多个高能离子布植各具有至少200keV的植入能量，且其中多个高能离子布植的至少一个是使用至少1MeV的植入能量来进行。藉由通过ONO堆叠，各离子到达的分布范围可不同于由垂直布植产生的分布范围。

技术领域

本揭示是关于掺杂垂直晶体管中的通道的方法，特别是关于在三维结构中产生经掺杂的垂直通道的制程。

背景技术

随着在单一基板上面积集愈来愈多的晶体管的要求持续增加，因而发展出新技术。之前，是藉由将晶体管自身微型化来大体上实现晶体管密度的增加。然而，随着尺寸持续缩小，特定特征例如晶体管的闸极的宽度可为小于十个原子层。因此，对于可能的微型化程度而言，存在有物理上的限制。

在持续将更多晶体管积集至单一元件上的尝试中，垂直元件的观念获得重视，垂直元件也被称为3D元件。简单地说，传统的晶体管是制作为具有水平定位的源极、汲极与闸极区域。垂直的晶体管将此些特征建立在垂直方向上，从而减少各元件的水平占据面积。

然而，存在有关于垂直元件的挑战。特别地说，对于垂直NAND快闪式元件而言，已讨论存在有串电流的概念为潜在的问题。串电流或者是垂直NAND快闪式元件中的垂直方向上的电流是多晶通道的掺杂浓度的函数。不恰当或不均匀的掺杂此通道可能会裂化元件操作参数与性能。

因此，若存在有掺杂垂直NAND快闪式元件中的此多晶通道而使得性能参数最佳化的方法，将会是有益的。

发明内容

本发明提供一种在三维结构中产生经掺杂的垂直通道的制程。此方法使用多个高能离子布植，以在通道的不同深度掺杂通道。在一些实施例中，此些离子布植是以自法线方向偏移的角度来进行，使得植入的离子通过周围的ONO堆叠的至少一部分。藉由通过ONO堆叠，各离子到达的分布范围可不同于由垂直布植产生的分布范围。

根据第一实施例，揭示一种在三维结构中产生经掺杂的垂直通道的制程，其中垂直通道是由氧化物-氮化物-氧化物(ONO)堆叠所包围。此方法包括蚀刻出穿过ONO堆叠的孔洞、沿着孔洞中的侧壁沉积多晶硅材料以及使用多个高能离子布植将掺质离子植入多晶硅材料中，多个高能离子布植的各个具有至少200keV的植入能量，且其中至少一布植是使用至少1MeV的植入能量来进行。

根据第二实施例，揭示一种在三维结构中产生经掺杂的垂直通道的制程，其中垂直通道是由氧化物-氮化物-氧化物(ONO)堆叠所包围。此方法包括蚀刻出穿过ONO堆叠的孔洞、沿着孔洞中的侧壁沉积多晶硅材料以及以自结构的表面的法线方向偏移的角度将掺质离子植入多晶硅材料中，其中离子在到达多晶硅材料之前会通过ONO堆叠的一部分。

根据第三实施例，揭示一种在三维NAND快闪式元件中产生经掺杂的垂直通道的制程。此制程包括沉积交替的多个氧化硅层与氮化硅层，以产生氧化物-氮化物-氧化物(ONO)堆叠；蚀刻出穿过ONO堆叠的孔洞；沿着孔洞的侧壁沉积多晶硅材料；在沉积多晶硅材料之后，在孔洞中沉积介电材料；以及将掺质离子透过多个高能离子布植而植入多晶硅材料中。高能布植的各个具有至少200keV的植入能量，且至少一布植是使用至少1MeV的植入能量来进行，其中所述植入是以自元件的平面的法线方向偏移的角度进行，使得离子在到达多晶硅材料之前会先通过ONO堆叠的一部分。

附图说明

为了更佳了解本揭示，将随附图做为参考，其以引用的方式并入本文且其中：

图1示出NAND快闪式元件。

图2A示出图1的NAND快闪式元件产生过程中的中间制程步骤的顶视图。

图2B示出图1的NAND快闪式元件产生过程中的中间制程步骤的侧视图。