[发明专利]隔离器

说明书

技术领域

本发明涉及仅向特定方向传送高频信号的隔离器。

背景技术

具有非平衡型的输入端口以及输出端口的隔离器例如具备由以下 部件构成的磁芯隔离器：第一中心导体，其连接输入端口和输出端口； 第二中心导体，其连接输入端口和地线端口；软磁性体磁芯，第一中心 导体和第二中心导体以在相互绝缘的状态下交叉的方式设置于其表面； 以及永久磁铁，其对第一中心导体与第二中心导体的交叉部分施加磁 通。

隔离器中需要与磁芯隔离器一起设置多个阻抗元件，磁芯隔离器被 搭载于设置有多个阻抗元件的电路基板。作为与磁芯隔离器一起构成隔 离器的阻抗元件，设置连接在磁芯隔离器的输入端口与输出端口之间的 电容器、连接在磁芯隔离器的输入端口与输出端口之间的电阻、与该电 阻一起连接在磁芯隔离器的输入端口与输出端口之间构成LC串联电路 的电容器以及电感器、连接在磁芯隔离器的输入端口或者输出端口与外 部连接端子之间的阻抗调整用的电容器等(例如参照专利文献1)。

专利文献1：日本特开2011-13756号公报

以往，隔离器的多个阻抗元件分别作为芯片部件分立地构成。由于 被搭载于主基板的多个芯片部件在每一个之间设置一定以上的配置间 隔，所以若芯片部件的数量较多，则有主基板大型化，并且连接芯片部 件彼此的连接布线延长，在连接布线上产生的寄生成分引起各种问题的 情况。例如，有寄生电感增大，从而抑制从隔离器的输出端口朝向输入 端口的信号的传输的频带(隔离带)窄带化的情况。另外，有寄生电阻 增大，从而隔离器中的信号的通过损失增大的情况。另外，有寄生电感、 寄生电容增大，从而隔离器的输入阻抗高阻抗化的情况。

发明内容

因此，本发明的目的在于提供一种能够将搭载磁芯隔离器的主基板 构成为小型，并且缩短连接芯片部件彼此的连接布线的隔离器。

本发明的隔离器具备磁芯隔离器、主基板、以及电路形成部。磁芯 隔离器具备永久磁铁、由上述永久磁铁施加直流磁场的软磁性体磁芯、 在上述软磁性体磁芯的表面以相互绝缘状态对置的第一中心导体以及 第二中心导体。主基板具备输入侧连接部、输出侧连接部以及地线侧连 接部，并搭载有上述磁芯隔离器。上述第一中心导体的一端和上述第二 中心导体的一端与上述输入侧连接部连接。上述第一中心导体的另一端 与上述输出侧连接部连接。上述第二中心导体的另一端与上述地线侧连 接部连接。电路形成部构成至少包含经由上述输入侧连接部和上述输出 侧连接部与上述第一中心导体以并联的方式连接的电容器、以及与上述 输入侧连接部和上述输出侧连接部的至少一方连接的阻抗元件的导体 图案。

由此，与将多个阻抗元件分别作为分立部件搭载于主基板的情况相 比，能够削减被搭载于主基板的部件个数，并能够将主基板构成为小型。 而且，将上述电容器和阻抗元件配置于电路形成部，从而能够抑制它们 之间的连接布线长度，并能够减少在该连接布线上产生的寄生成分。另 外，能够抑制上述电容器与阻抗元件的安装不良、安装偏差、制造误差， 提高每一个的元件值的精度。于是，由于能够提高电容的精度和抑制在 连接布线上产生的寄生成分(特别是寄生电感)，所以能够抑制在从磁 芯隔离器的输出端口朝向输入端口的信号的传输被抑制的频带(隔离 带)上产生较大的频移，而隔离带偏离所希望的频带这样的不良的产生。

上述电路形成部优选具备在表面形成有上述导体图案的半导体薄 膜。由此，能够在半导体薄膜上高密度地形成导体图案，并能够进一步 减少电路形成部中的连接布线长度。另外，能够使导体图案成为较高的 形状精度，并能够减少隔离特性的偏差。

优选上述电路形成部还具备：支承基板，该支承基板形成有上述半 导体薄膜；以及凸块，该凸块被设置在上述半导体薄膜上，将上述导体 图案连接于上述输入侧连接部和上述输出侧连接部。由此，利用支承基 板来支承半导体薄膜，也能够抑制用于将电路形成部的导体图案连接于 主基板的连接部的连接布线长度。

优选上述支承基板是绝缘体基板。由于玻璃、GaAs等绝缘体基板 与作为半导体薄膜的支承基板一般利用的Si等半导体基板相比绝缘电 阻较大，所以能够减少电路形成部中的信号的通过损失。