[发明专利]用于基板的超细间距和间隔互连

说明书

一些新颖特征涉及包括第一电介质层、第一互连、第一空腔、以及第二互连的基板。第一电介质层包括第一和第二表面。第一互连被嵌入在第一电介质层中。第一互连包括第一侧和第二侧。第一侧被第一电介质层围绕，其中第二侧的至少一部分不与第一电介质层接触。第一空腔穿过第一电介质层的第一表面到达第一互连的第二侧，其中第一空腔与第一互连交叠。第二互连包括第三侧和第四侧，其中第三侧耦合至第一电介质层的第一表面。

背景

优先权要求/权益要求

本申请是2013年8月29提交的题为“Ultra Fine Pitch and SpacingInterconnects for Substrate(用于基板的超细间距和间隔互连)”的美国非临时申请14/014,192的部分接续申请并且要求其优先权，该美国非临时申请通过援引明确纳入于此。

领域

各种特征涉及包括超细间距和间隔互连的基板。

背景技术

对减小集成电路(IC)封装和管芯的大小存在着现行的需求。然而，存在与减小此类IC封装和管芯的大小相关联的许多议项和问题。

图1解说了包括常规布线和/或互连的基板的示例。具体地，图1解说了基板100的示例，该基板100包括电介质层102、第一互连104、第二互连106、第三互连108、第四互连110、第一焊盘112、第一通孔114、第二焊盘116、第二通孔118、第三焊盘120、第四焊盘122、第五焊盘124、第六焊盘126、第一阻焊层130、以及第二阻焊层132。

第一互连104、第二互连106、第三互连108、以及第四互连110被嵌入在电介质层102中。具体地，第一互连104、第二互连106、第三互连108、以及第四互连110被嵌入在电介质层102的第一表面(例如，顶表面)中。如图1中所示，第一互连104、第二互连106、第三互连108、以及第四互连110的诸部分(例如，诸顶部)被暴露并且未被电介质层102覆盖。

第一焊盘112耦合至第一通孔114。第一焊盘112和第一通孔114被嵌入在电介质层102中。第二焊盘116耦合至第二通孔118。第二焊盘116和第二通孔116被嵌入在电介质层102中。第三焊盘120、第四焊盘122、第五焊盘124、以及第六焊盘126在电介质层102的第二表面(例如，底表面)上。第三焊盘120耦合至第一通孔114。第四焊盘122耦合至第二通孔118。

第一阻焊层130覆盖电介质层102的第一表面(例如，顶表面)的一部分。如图1中所示，第一阻焊层130没有覆盖第一、第二、第三、和第四互连104-110。

第二阻焊层132覆盖第三和第四焊盘120-122的诸部分，但是使第五和第六焊盘124-126暴露。

由于在(例如，来自管芯的)凸块耦合至基板100的互连104-110时可能发生的短路问题，因而第一、第二、第三和第四互连104-110之间的距离受限于最小间隔。由此，在常规的布线和/或互连下，通过在更小空间中提供若干互连来进一步减小基板的大小是不可能的(例如，通过增加基板的互连密度来减小基板的大小是不可能的)。

图2解说了包括常规布线和/或互连的基板的另一示例。具体地，图2解说了基板200的示例，该基板200包括电介质层202、第一互连204、第二互连206、第三互连208、第四互连210、第一焊盘212、第一通孔214、第二焊盘216、第二通孔218、第三焊盘220、第四焊盘222、第五焊盘224、第六焊盘226、第一阻焊层230、以及第二阻焊层232。

第一互连204、第二互连206、第三互连208、以及第四互连210在电介质层202的第一表面(例如，顶表面)上。如图2中所示，第一互连204、第二互连206、第三互连208、以及第四互连210的诸部分(例如，顶部和侧部)被暴露。