[发明专利]密封用片、以及半导体装置的制造方法

说明书

技术领域

本发明涉及密封用片、以及半导体装置的制造方法。

背景技术

以往，作为半导体装置的制造方法，已知有在将固定于基板等上的1个或多个半导体芯片用密封树脂密封后、将密封体切割为半导体装置单元的封装体的方法。作为此种密封树脂，例如已知有热固性树脂片(例如参照专利文献1)。

现有技术文献

专利文献

专利文献1：日本特开2006-19714号公报

发明内容

发明所要解决的问题

然而，以往在使用热固性树脂片制造半导体装置的情况下，形成于半导体芯片上的电路会受到破坏。

用于解决问题的方法

本发明人等对于半导体芯片上的电路受到破坏的原因进行了研究。其结果是查明，在将贴合在热固性树脂片上的剥离用片剥下时，会在剥离用片与热固性树脂片之间产生剥离带电，半导体芯片上的电路因该产生的静电而受到破坏。

本发明人等为了解决上述以往的问题进行了研究，结果发现，通过将密封用片的任意一个表面的表面固有电阻值设为一定的范围内，就可以抑制半导体芯片上的电路受到破坏的情况，从而完成了本发明。

即，本发明的密封用片是用于填埋半导体芯片的密封用片，其特征在于，任意一个表面的表面固有电阻值为1.0×10¹²Ω以下。

根据所述构成，由于密封用片的任意一个表面的表面固有电阻值为1.0×10¹²Ω以下，因此难以带电。因而，在将贴合在密封用片上的剥离用片剥下时，可以抑制在剥离用片与密封用片之间产生剥离带电的情况。其结果是，可以防止半导体芯片因该剥离带电而被破坏，提高使用所述密封用片制造的半导体装置的可靠性。

在所述构成中，优选在所述密封用片中含有防静电剂。如果在密封用片中含有防静电剂，则在将剥离用片剥离后也具有防静电效果。其结果是，在从剥离用片剥离后，也可以抑制由带电造成的半导体芯片的破坏。

另外，本发明是一种半导体装置的制造方法，其特征在于，

具备：

工序A，在支撑体上固定半导体芯片；和

工序B，将固定于所述支撑体的所述半导体芯片填埋在密封用片中而形成密封体，

所述密封用片的任意一个表面的表面固有电阻值为1.0×10¹²Ω以下。

根据所述构成，密封用片的任意一个表面的表面固有电阻值为1.0×10¹²Ω以下。由于所述表面固有电阻值为1.0×10¹²Ω以下，因此可以发挥防静电效果。其结果是，可以防止半导体芯片因将贴合在密封用片上的剥离用片剥离时产生的剥离带电而被破坏，提高使用所述密封用片制造的半导体装置的可靠性。

在所述构成中，优选在所述密封用片中含有防静电剂。

如果在密封用片中含有防静电剂，则在从剥离用片剥离后也具有防静电效果。其结果是，在从剥离用片剥离后，也可以抑制由带电造成的半导体芯片的破坏。

发明效果

根据本发明，可以提供能够防止半导体芯片因剥离带电而被破坏、提高所制造的半导体装置的可靠性的密封用片、以及使用了该密封用片的半导体装置的制造方法。

附图说明

图1是用于说明第一实施方式的半导体装置的制造方法的剖面示意图。

图2是用于说明第一实施方式的半导体装置的制造方法的剖面示意图。

图3是用于说明第一实施方式的半导体装置的制造方法的剖面示意图。

图4是用于说明第一实施方式的半导体装置的制造方法的剖面示意图。

图5是用于说明第一实施方式的半导体装置的制造方法的剖面示意图。

图6是用于说明第一实施方式的半导体装置的制造方法的剖面示意图。

图7是用于说明第一实施方式的半导体装置的制造方法的剖面示意图。

图8是用于说明第一实施方式的半导体装置的制造方法的剖面示意图。

图9是用于说明第一实施方式的半导体装置的制造方法的剖面示意图。

图10是用于说明第一实施方式的半导体装置的制造方法的剖面示意图。

图11是用于说明第一实施方式的半导体装置的制造方法的剖面示意图。

图12是用于说明剥离带电电压的测定方法的概略构成图。

图13是用于说明第二实施方式的半导体装置的制造方法的剖面示意图。

图14是用于说明第二实施方式的半导体装置的制造方法的剖面示意图。