[发明专利]通过改善的SiGe刻面改善硅化物形成

权利要求书

1.一种集成电路，其包括：

衬底，其包含延伸到所述衬底的顶面的半导体材料；

被安置在所述衬底中的场氧化物；

所述半导体材料上方靠近所述场氧化物的第一栅极结构，所述第一栅极结构包含：所述半导体材料上方的栅极电介质层；及所述第一栅极结构的所述栅极电介质层上的栅极；

所述场氧化物上方的第二栅极结构，所述第二栅极结构包含在所述第二栅极结构的所述栅极电介质层上的栅极，使得所述第二栅极结构的所述栅极不与所述场氧化物的侧壁重叠；

所述衬底中的硅锗源极/漏极区域，其介于所述第一栅极结构与所述第二栅极结构之间，所述源极/漏极区域具有相对于所述衬底的所述顶面而倾斜的顶面，使得所述硅锗源极/漏极区域与所述场氧化物之间的边界的顶沿自所述衬底的所述顶面延伸不超过所述硅锗源极/漏极区域的深度的三分之一；

与所述第二栅极结构的所述栅极的侧面相邻的电介质间隔件，其延伸到所述硅锗源极/漏极区域上；

所述硅锗源极/漏极区域上的金属硅化物；及

接触件，其介于所述第一栅极结构与所述第二栅极结构之间，使得所述接触件的底部的至少一半直接接触所述硅锗源极/漏极区域上的所述金属硅化物。

2.根据权利要求1所述的集成电路，其中根据用于制造所述集成电路的设计规则，从所述第一栅极结构的中心到所述第二栅极结构的中心的横向距离是经接触栅极结构的最小距离。

3.根据权利要求1所述的集成电路，其中从所述第一栅极结构的中心到所述第二栅极结构的中心的横向距离小于150纳米。

4.根据权利要求1所述的集成电路，其中所述接触件的所述底部宽度小于40纳米。

5.根据权利要求1所述的集成电路，其中所述金属硅化物包含硅化镍。

6.根据权利要求1所述的集成电路，其中所述硅锗源极/漏极区域的所述深度是50纳米到80纳米。

7.根据权利要求1所述的集成电路，其中所述场氧化物的顶面与所述第一栅极结构下方的所述半导体材料的所述顶面在15纳米范围内共面。

8.一种形成集成电路的方法，所述方法包括：

提供包含半导体材料的衬底，所述半导体材料延伸到所述衬底的顶面；

在所述衬底中形成场氧化物；

在所述半导体材料上方靠近所述场氧化物之处形成第一栅极结构的栅极；

在所述场氧化物上方形成第二栅极结构的栅极以免与相邻于所述场氧化物的所述半导体材料重叠；

在所述第二栅极结构上方形成外延硬掩模以暴露所述第一栅极结构与所述第二栅极结构之间的所述半导体材料的部分，使得所述外延硬掩模与相邻于所述场氧化物的介于所述第一栅极结构与所述第二栅极结构之间的所述半导体材料的顶面重叠；

除去所述第一栅极结构与所述第二栅极结构之间的源极/漏极区域中的由所述外延硬掩模暴露的所述半导体材料以形成源极/漏极腔；

在所述源极/漏极腔中形成硅锗源极/漏极区域，所述源极/漏极区域具有相对于所述衬底的所述顶面而倾斜的顶面，使得所述场氧化物的侧壁处的所述硅锗源极/漏极区域的顶沿自所述衬底的所述顶面延伸不超过所述硅锗源极/漏极区域的深度的三分之一；

形成与所述第二栅极结构的所述栅极的侧面相邻的电介质间隔件，使得所述电介质间隔件延伸到所述硅锗源极/漏极区域上；

在所述硅锗源极/漏极区域上形成金属硅化物；及

在所述第一栅极结构与所述第二栅极结构之间形成接触件，使得所述接触件的底部的至少一半直接接触所述硅锗源极/漏极区域上的所述金属硅化物。