[发明专利]针对失配优化具有改进的布局的模拟电路

说明书

实施例包括半导体器件，该半导体器件包括：衬底；在衬底上形成的第一晶体管；以及在衬底上形成的第二晶体管，其中半导体器件的公共区域形成(i)第一晶体管的漏极区域，和(ii)第二晶体管的源极区域，并且其中第一晶体管的栅极区域被电耦合到第二晶体管的栅极区域。

相关申请的交叉引用

本专利申请要求2014年07月22日提交的、具有序列号14/337,539的、题为“AnalogCircuit with Improved Layout for Mismatch Optimization”的美国发明专利申请的优先权，该发明专利申请要求2013年07月24日提交的、具有序列号61/857,943的、题为“Analog Circuit with Improved Layout for Mismatch Optimization”的美国临时专利申请的优先权，它们整体通过引用并入本文。

技术领域

本公开的实施例涉及模拟电路，并且特别地涉及优化模拟电路的各种部件之间的失配。

背景技术

例如，由于随机的制造变异性，具有基本相似的尺寸和配置的两个基本相似的半导体部件(例如两个晶体管)可能具有失配(例如，两个晶体管的阈值电压的小的差异)。半导体器件中的各种部件之间的失配可能恶化半导体器件的性能。

图1A示意性地图示了包括晶体管Ta、Tb和Tc的常规电流镜100。在电流镜100中，晶体管Ta、Tb和Tc中的每个晶体管的源极被耦合到电源电压Vpdd。晶体管Ta、Tb和Tc的栅极彼此耦合。此外，晶体管Ta的栅极被耦合到晶体管Ta的漏极。由晶体管Ta输出的电流Ipref经过晶体管Tb和晶体管Tc分别被镜像成电流Ipouta和Ipoutb。为了使电流Ipouta和Ipoutb与电流Iref基本成镜像，晶体管Tb和Tc必须与晶体管Ta基本匹配。

图1B示意性地图示了图1A的晶体管Ta、Tb和Tc的俯视图；并且图1C示意性地图示了晶体管Ta、Tb和Tc的横截面图。如在图1B和图1C中所图示，晶体管Ta具有栅极区域14a、在N阱12a上形成的源极区域16a1和漏极区域16a2。在图1C中还图示了在晶体管Ta的源极区域和漏极区域附近形成的口袋(pocket)注入区域20a(例如，包括N型口袋注入掺杂剂)。晶体管Tb和晶体管Tc具有与晶体管Ta的相似的部件。

晶体管Ta、Tb和Tc的栅极区域14a、14b和14c可以具有基本相似的尺寸(例如，以减少晶体管之间的失配)。例如，在图1B中，晶体管Ta、Tb和Tc的栅极区域14a、14b和14c中的每个栅极区域具有长度L和宽度W。

例如，可以通过采用晶体管Ta、Tb和Tc中的每个晶体管的相对较大的宽度和/或相对较大的长度减少晶体管Ta、Tb和Tc之间的失配。然而，为晶体管Ta、Tb和Tc采用相对较大的宽度和/或相对较大的长度可能并不总是可行。

在半导体器件中(例如，尤其是在其中阱或者衬底被相对较轻地掺杂或几乎未被掺杂的半导体器件中)，各种部件之间的失配是基于，例如，口袋注入剂量的波动。作为示例，晶体管Ta、Tb和Tc的阈值电压之间的失配的标准差与晶体管Ta、Tb和Tc的口袋注入区域中的掺杂剂的平均数的平方根的倒数基本成比例。然而，如在图1C中所图示，晶体管Ta、Tb和Tc中的每个晶体管具有相对较低的口袋注入。例如，在晶体管Ta的口袋注入区域20a中的掺杂剂与晶体管Ta的尺寸相比相对较低。在口袋注入区域中的这种低量的掺杂剂可能导致晶体管Ta、Tb和Tc之间的失配增加，因此恶化电流镜100的性能。

发明内容