[发明专利]使用直写光刻的集成电路制造

权利要求书

1.一种制造具有一个或更多个层的集成电路的方法，其中所述一个或更多个层具有使用直写光刻步骤至少部分地形成的相应布局设计，所述方法包含以下步骤：

测量至少部分地形成的集成电路的一个或更多个性能特性；

取决于所述一个或更多个性能特性，改变待使用所述直写光刻步骤形成的所述一个或更多个层的至少一层的布局设计，以生成改变的布局设计；以及

根据所述改变的布局设计，使用所述直写光刻步骤形成所述一个或更多个层的所述至少一层。

2.如权利要求1所述的方法，其中改变步骤为根据预定规则执行的自动反馈过程。

3.如权利要求1和2中任一个所述的方法，其中使用所述改变的布局设计形成的所述一个或更多个层的所述至少一层是部分地通过所述直写光刻步骤且部分地通过基于掩模的光刻步骤形成的。

4.如权利要求1和2中任一个所述的方法，其中在以下一者上执行测量步骤及形成步骤：

集成电路的常见实例；

用于制造多个集成电路的常见晶圆；以及

常见晶圆批次，其中每一晶圆用于制造多个集成电路。

5.如权利要求1所述的方法，其中所述直写光刻步骤为以下各者之一：

直写电子束光刻；

直写喷墨电路印刷；以及

直写气雾喷射电路印刷。

6.如权利要求1所述的方法，其中改变步骤包含改变指定所述布局设计的计算机文件以形成指定所述改变的布局设计的改变的计算机文件，且形成步骤读取所述改变的计算机文件。

7.如权利要求1所述的方法，其中所述一个或更多个性能特性包括所述集成电路的至少一部分的操作速率，且所述改变的布局设计提供所述集成电路的所述至少一部分的改变的标称操作速率。

8.如权利要求1所述的方法，其中在所述集成电路内形成第一金属层之后且在完成所述集成电路制造之前执行测量步骤。

9.如权利要求1所述的方法，其中使用位于所述集成电路内的一个或更多个测试电路区域执行测量步骤。

10.如权利要求1所述的方法，其中所述改变的布局设计为以下一者或多者的布局设计：

第二或更高的金属层；

局部互连层；以及

通孔层。

11.如权利要求1所述的方法，其中所述改变的布局设计改变在缓冲电路内连接的若干闸极指，进而改变所述缓冲电路的驱动强度。

12.如权利要求1所述的方法，其中所述集成电路包括电路组件的多个实例，且所述改变的布局设计改变连接的所述电路组件的若干实例，以便这些实例在所述集成电路的操作期间为有效的。

13.如权利要求1所述的方法，其中所述改变的布局设计改变具有所述集成电路的一个或更多个互连接线的配置，以便改变以下的一个或更多个：

所述一个或更多个互连接线的电阻；以及

所述一个或更多个互连接线的电容。

14.如权利要求13所述的方法，其中所述一个或更多个互连接线包含一个或更多个平行互连接线，且所述配置包括或者添加或者移除所述平行互连接线之间的连接。

15.如权利要求13和14中任一个所述的方法，其中所述配置包括所述一个或更多个互连接线的横向的横截面积。

16.如权利要求13和14中任一个所述的方法，其中所述配置包括提供给所述一个或更多个互连接线的屏蔽程度。

17.如权利要求16所述的方法，其中屏蔽导体从具有漂移电位改变为具有接地电位。

18.一种制造具有一个或更多个层的集成电路的方法，其中所述一个或更多个层具有使用直写光刻步骤至少部分地形成的相应布局设计，所述方法包含以下步骤：

至少部分地形成所述集成电路的多个实例，各实例具有不同形式的布局设计；

测量所述集成电路的所述多个实例的一个或更多个性能特性；

取决于所述一个或更多个性能特性，选择待使用所述直写光刻步骤形成的所述一个或更多个层的至少一层的所述不同形式的布局设计之一作为选定的布局设计；以及

根据所述选定的布局设计，使用所述直写光刻步骤形成所述一个或更多个层的所述至少一层。