[发明专利]一种抑制多TFT器件中的泄漏电流的方法和器件

说明书

一种操作器件的技术，所述器件包括：图案化的导体层，界定多个晶体管的源电极电路和漏电极电路；半导体层，设置每个晶体管的在所述源电极电路和所述漏电极电路之间的相应的半导体沟道；以及栅电极电路，与多个晶体管器件的所述半导体沟道重叠，用于使所述半导体沟道在两个或更多个电导级之间切换；其中所述技术包括使用独立于所述栅电极电路的一个或更多个其它导体以电容性地引起所述半导体沟道外的所述半导体层的一个或更多个区域的导电性的降低。

包括多个TFT的器件通常包括：界定多个TFT的源电极电路和漏电极电路的图案化的导体层，以及设置每个TFT的在源电极和漏电极的相应的组合之间的相应的半导体沟道的半导体层。与半导体层电容性耦合的栅电极电路用于使半导体沟道在两个或更多个电导级之间切换。

减小栅电极电路的区域外的区域中的源电极电路和漏电极电路之间的泄漏电流是所期望的。

用于减小这样的泄漏电流的一个技术包括在全部多个晶体管的源电极电路/漏电极电路之上沉积半导体材料的覆盖层，并然后在半导体沟道外的一个或更多个区域中通过例如激光烧蚀移除半导体层的部分。

用于减小这样的泄漏电流的另一个技术包括将半导体层沉积为多个岛，每个岛设置相应的TFT的半导体沟道但在半导体层内不与任何其它岛相连接。

已经确定了提供用于减小泄漏电流的新技术的挑战。

本文提供一种操作器件的方法，所述器件包括：图案化的导体层，界定多个晶体管的源电极电路和漏电极电路；半导体层，设置每个晶体管的在源电极电路和漏电极电路之间的相应的半导体沟道；以及栅电极电路，与多个晶体管器件的半导体沟道重叠，用于使半导体沟道在两个或更多个电导级之间切换；其中所述方法包括使用独立于所述栅电极电路的一个或更多个其它导体以电容性地引起所述半导体沟道外的所述半导体层的一个或更多个区域的导电性的降低。

在一个实施例中，半导体层的所述一个或更多个区域包括栅电极电路的区域外的一个或更多个区域。

在一个实施例中，所述一个或更多个区域包括栅电极电路的区域外的其中源电极电路和漏电极电路彼此最接近的一个或更多个区域。

在一个实施例中，所述方法还包括：电容性地引起所述半导体层的所述一个或更多个区域的导电性的降低，同时使用所述栅电极电路以电容性地引起一个或更多所述半导体沟道的导电性的改变。

在一个实施例中，所述一个或更多个其它导体设置在图案化的导体层的与栅电极电路相反的一侧。

在一个实施例中，所述一个或更多个其它导体包括在多个晶体管的源电极电路和漏电极电路之间的除了半导体沟道以外的基本上所有区域上延伸的导体层。

本文还提供一种控制器件，包括：第一图案化的导体层，界定多个晶体管器件的源电极电路和漏电极电路；半导体层，设置在每个晶体管器件的源电极电路和漏电极电路之间的相同的晶体管器件的相应的半导体沟道；第二图案化的导体层，界定用于与多个晶体管器件的半导体沟道电容性耦合并且使半导体沟道在两个或更多个电导级之间切换的栅电极电路；其中所述半导体层延伸超过所述半导体沟道到达位于所述源电极电路和所述漏电极电路之间的其它区域；并且其中所述器件还包括布置在半导体层的与第二图案化的导体层相反的一侧的第三图案化的导体层，其中所述第三图案化的导体层在多个晶体管的源电极电路和漏电极电路之间的除了半导体沟道以外的基本上整个区域上延伸。

下面参照附图，仅通过示例的方式说明本发明的实施例，所述附图中：

图1是根据本发明的第一实施例的器件的平面图；以及

图2和图3是图1的器件分别在线A和B处的剖面图。

图1是根据本发明的实施例的TFT阵列的一部分的平面图。为了简明，在图1中仅示出4个TFT，但是用于控制像素化的光学显示器的TFT阵列通常会包括成千上万的TFT。