[发明专利]在反馈回路中具有占空比调整的分频器

说明书

公开一种在反馈回路内具有占空比调整的分频器(300)。在示例设计中，一种装置包括耦合在反馈回路中的至少一个除法器电路(310a，310b)和至少一个占空比调整电路(320a，320b)。除法器电路接收在第一频率的时钟信号(输入Clock)并且提供在第二频率的至少一个分割的信号(Idivp，Idivn)，该第二频率是第一频率的分数。占空比调整电路调整至少一个分割的信号的占空比并且向除法器电路提供至少一个占空比调整的信号(Iadjp，Iadjn)。除法器电路可以包括第一和第二锁存器(310a，310b)，并且占空比调整电路可以包括第一和第二占空比调整电路(320a，320b)。第一和第二锁存器以及第一和第二占空比调整电路可以耦合在反馈回路中并且可以执行除以2。

优先权要求

本专利申请要求提交于2013年6月25日的标题为“FREQUENCY DIVIDER WITH DUTYCYCLE ADJUSTMENT WITHIN FEEDBACK LOOP”的第13/926,631号非临时申请的优先权，该申请被转让给其受让人并且通过引用被明确合并于此。

技术领域

本公开一般地涉及电子装置并且更具体地涉及一种分频器。

背景技术

分频器是接收在第一频率的时钟信号并且提供在比第一频率低的第二频率的分割的信号的电路。例如，分频器可以在频率上按倍率2对时钟信号进行分割并且在时钟信号的频率的一半提供分割的信号。

在各种电路、诸如本地振荡器(LO)生成器中普遍地使用分频器。例如，LO生成器可以包括(i)用于生成在第一频率的振荡器/时钟信号的振荡器和(ii)用于分割振荡器/时钟信号并且提供在第二频率的分割的信号的分频器。分割的信号可以用来生成可以由接收器用于下变频和/或由发射器用于上变频的同相(I)和正交(Q)LO信号。

可能希望生成具有可调整占空比的LO信号。用于接收器的LO信号的占空比可以确定何时接通接收器中的混合器。LO信号的占空比因此可能对接收器的线性具有大的影响并且可能影响各种性能度量、诸如二阶输入截断点(IIP2)。可能希望调整LO信号的占空比以便获得良好线性。

发明内容

这里公开一种在反馈回路中具有占空比调整的分频器。在示例设计中，一种装置可以包括至少一个除法器电路和至少一个占空比调整电路。至少一个除法器电路可以耦合在反馈回路中并且可以接收在第一频率的时钟信号并且提供在第二频率的至少一个分割的信号。第二频率可以是第一频率的分数。至少一个占空比调整电路可以在反馈回路内耦合到至少一个除法器电路、可以调整至少一个分割的信号的占空比并且可以向至少一个除法器电路提供至少一个占空比调整的信号。

在示例设计中，至少一个除法器电路可以包括第一和第二锁存器。第一锁存器可以接收时钟信号并且提供第一分割的信号。第二锁存器可以接收时钟信号并且提供第二分割的信号。至少一个占空比调整电路可以包括第一和第二占空比调整电路。第一占空比调整电路可以从第一锁存器接收第一分割的信号并且向第二锁存器提供第一占空比调整的信号。第二占空比调整电路可以从第二锁存器接收第二分割的信号并且向第一锁存器提供第二占空比调整的信号。第一和第二锁存器以及第一和第二占空比调整电路可以执行被2除。

以下进一步具体描述本公开的各种方面和特征。

附图说明

图1示出在反馈回路以外具有占空比调整的分频器。

图2A示出用于图1中的分频器的时钟信号和分割的信号。

图2B示出分割的信号的占空比的调整。

图3示出在反馈回路内具有占空比调整的分频器的示例设计。

图4示出锁存器和占空比调整电路的示例设计。