[发明专利]导电氧化物随机存取存储器(CORAM)单元及其制造方法

说明书

技术领域

本发明的实施例属于存储设备领域，更具体而言，属于导电氧化物随机存取存储器(CORAM)单元以及制造CORAM单元的方法的领域。

背景技术

在过去的几十年里，对集成电路中的特征的缩放已经成为日益增长的半导体产业背后的驱动力。缩放至越来越小的特征实现了半导体芯片的有限区域(realestate)上增大密度的功能单元。例如，缩小的晶体管尺寸允许在芯片上含有增加数量的存储设备，导致了具有增大容量的产品的制造。然而，对日益增大的容量的推动并不是没有问题的。对每个设备的性能进行优化的必要性变得日益显著。

嵌入式SRAM和嵌入式DRAM在非易失性以及软错误率方面有问题，而嵌入式FLASH存储器在制造期间需要额外的掩膜层或者处理步骤、需要用于编程的高电压、并且在耐久性和可靠性方面有问题。基于电阻变化的非易失性存储器(被称为RRAM/ReRAM)通常在大于1V的电压下工作，通常需要高电压(>1V)形成步骤来形成细丝。对于低电压非易失性嵌入式应用，可以期望低于1V并且与CMOS逻辑处理兼容的工作电压。

因此，在非易失性存储设备的制造以及操作领域中依然需要显著的改进。

附图说明

图1例示了根据本发明的实施例的金属-导电氧化物-金属(MCOM)存储元件。

图2例示了根据本发明的实施例的表示图1中的存储元件的状态(“0”和“1”)变化的操作示意图。

图3例示了根据本发明的实施例的具有MCOM元件的器件的操作。

图4是根据本发明的实施例的对于导电氧化物随机存取存储器(CORAM)元件的电流(mA)根据电压(V)变化与对于传统ReRAM的电流(mA)根据电压(V)变化相比较的曲线图。

图5包括根据本发明的实施例的展示了写“0”和写“1”的电压脉冲的图示，以及最终的器件电阻(Ohm)(对应于存储状态“1”和“0”)根据周期数量变化的相对应的图示。

图6A-图6E例示了根据本发明的实施例的表示制造CORAM元件的方法中的各个操作的横截面视图。

图7例示了根据本发明的实施例的用于在集成电路中放置CORAM元件的几种选择的示意图。

图8例示了根据本发明的实施例的包括金属-导电氧化物-金属(MCOM)存储元件的存储位单元的示意图。

图9例示了根据本发明的实施例的电子系统的框图。

图10例示了根据本发明的一个实施方式的计算设备。

具体实施方式

描述了导电氧化物随机存取存储器(CORAM)单元以及制造CORAM单元的方法。在以下描述中，为了提供对本发明的实施例的透彻理解，阐述了诸如具体的导电氧化物材料域之类的许多具体细节。对本领域技术人员来说将显而易见的是，没有这些具体细节也可以实施本发明的实施例。在其它实例中，没有详细描述诸如集成电路设计版图之类的公知特征，以免不必要地使本发明的实施例难以理解。此外，应当理解，附图中示出的各个实施例是例示性的表示，而不是必须要按比例绘制。

本文中所描述的一个或多个实施例针对具有导电氧化物和电极叠置体的低电压嵌入式存储器。这种嵌入式存储器设计可具有用于逻辑半导体产品和/或片上系统(SoC)半导体产品的应用。

为了提供上下文信息，基于电阻变化的非易失性存储器(被称为RRAM/ReRAM)在V>1V下进行初始化并工作。然而，对于低电压非易失性嵌入式应用，为了与CMOS逻辑处理的兼容性可能需要低于1V的工作电压。在实施例中，例如实施金属-导电氧化物-金属(MCOM)结构来制造基于电阻变化的存储器的架构而不是基于金属-电介质(绝缘的)氧化物-金属(MIM)的结构。后一类型通常用于现有技术的RRAM设备。例如，传统的RRAM设备可以基于金属-HfO_x-金属结构。

为了例示本文中所描述的概念，图1例示了根据本发明的实施例的金属-导电氧化物-金属(MCOM)存储元件。参考图1，存储元件100包括第一电极102、导电氧化物层104以及第二电极106。存储元件100可以经由节点108包括在存储器架构中。例如，这样的器件可以置于位线与选择器元件(例如1T(MOS晶体管)或者连接到字线的2终端薄膜选择器)之间。在具体实施例中，如由存储元件100右边的图1中的参考方案所指示的，导电氧化物层104是具有大约在2纳米-15纳米范围内的厚度的导电氧化物，第一电极102由贵金属组成，并且第二电极106是具有大于约4.2eV的高功函数(WF)的相同或不同的电极。