[发明专利]具有近似计算功能单元的处理器

权利要求书

1.一种处理器，其特征在于，包括：

一近似控制缓存器，保存指定该处理器的近似方针的信息，该近似控制缓存器包括一误差界限；

复数架构缓存器，被配置以提供复数指令操作数，每一个架构缓存器对应之误差储存器被配置以指示储存在上述架构缓存器的一结果内的一误差量；以及

一功能单元，依据储存在该近似控制缓存器的该近似方针以执行计算，并且在包括一旗标的一指示器表示一完整精确度模式时以一完整精确度执行计算，以及在该指示器表示一近似计算模式时以低于该完整精确度的一较低精确度执行计算，以及从上述架构缓存器接收一或多个指令操作数以及从上述架构缓存器对应之误差储存器接收上述误差量，以及将上述一或多个指令操作数在执行基于该近似方针之后续计算所产生的误差量累积起来，以及将该后续计算之结果以及所累积之误差量储存于一目的架构缓存器以及该目的架构缓存器所对应的误差寄存器，其中当所累积的误差量不超过该误差界限时，以近似计算模式执行计算；其中该功能单元包括一指令解码器，用以解码一指令转译器在转译一近似计算指令时所产生的微指令，借此判定所有或一部分除了该近似控制缓存器所提供之外的近似方针。

2.根据权利要求1所述的处理器，其特征在于，该功能单元被配置以在透过该较低精确度执行上述计算时，相较于透过该完整精确度执行上述计算时会有较少的功率消耗。

3.根据权利要求1所述的处理器，其特征在于，为了透过该较低精确度执行上述计算，该功能单元关闭复数晶体管，所述晶体管在以该完整精确度执行上述计算时是处于启动状态。

4.根据权利要求3所述的处理器，其特征在于，所述晶体管是在上述计算执行时，有关于该功能单元的输入操作数的复数较低位。

5.根据权利要求4所述的处理器，其特征在于，该功能单元包括一浮点乘法单元，其中所述晶体管在透过该较低精确度执行上述计算时关闭，而所述晶体管是该浮点乘法单元在以该完整精确度执行上述计算时，与该输入操作数的所述较低位相乘的晶体管。

6.根据权利要求1所述的处理器，其特征在于，该功能单元被配置以执行超越函数计算，并在透过该完整精确度执行所述超越函数计算时是使用一M次多项式，而在透过该较低精确度执行所述超越函数计算时是使用一N次多项式，其中N的数值小于M。

7.根据权利要求1所述的处理器，其特征在于，该功能单元被配置以一迭代方法执行除法计算，其中是以该较低精确度执行所述除法计算，当一目前迭代的一结果达到一预定程度的精确度时，停止迭代动作，而该预定程度的精确度是低于该功能单元可执行所述除法计算的该完整精确度。

8.根据权利要求1所述的处理器，其特征在于，该功能单元被配置以估计该误差量，该误差量是有关于该功能单元以该较低精确度执行上述计算所产生的一结果。

9.根据权利要求8所述的处理器，其特征在于，有关于该结果的该误差量包括一累积误差量，该累积误差量是有关于该功能单元的输入操作数以及该功能单元以该较低精确度执行上述计算所产生的该结果，其中当该累积误差量不超过该误差界限时，以近似计算模式执行计算。

10.根据权利要求1所述的处理器，其特征在于，其中有关于所述架构缓存器的每个缓存器的是一误差量的一指示，该指示是有关在对应的缓存器内执行的一近似计算的一结果。

11.根据权利要求10所述的处理器，其特征在于，当该功能单元如一输入操作数接收所述架构缓存器的一缓存器的该结果，该功能单元还接收有关该结果的该误差量的相关的该指示。

12.根据权利要求10所述的处理器，其特征在于，该处理器被配置以清除该指示以响应遇到吩咐该处理器清除该指示的一指令，而该指示是有关该对应的缓存器。