[发明专利]可执行近似计算指令的处理器

权利要求书

1.一种处理器，其特征在于，包括：

一解码器，被配置以解码一第一指令，该第一指令指示该处理器以一近似方法执行第一后续计算；

复数架构缓存器，被配置以提供复数指令操作数，每一个架构缓存器对应之误差储存器被配置以指示储存在上述架构缓存器的一结果内的一误差量；以及

一功能单元，被配置以从上述架构缓存器接收一或多个指令操作数以及从上述架构缓存器对应之误差储存器接收上述误差量，该功能单元被配置以将上述一或多个指令操作数在执行基于该近似方法之该后续计算所产生的误差量累积起来，该功能单元被配置以将该后续计算之结果以及所累积之误差量储存于一目的架构缓存器以及该目的架构缓存器所对应的误差寄存器。

2.根据权利要求1所述的处理器，其特征在于，该第一指令包括一第一前缀(prefix)，该第一前缀指示该处理器以该近似方法执行所述第一后续计算。

3.根据权利要求2所述的处理器，其特征在于，该第一前缀指定低于一完整精确度的一精确度，该处理器以低于该完整精确度的该精确度执行所述第一后续计算。

4.根据权利要求1所述的处理器，其特征在于，该解码器还被配置以解码一第二指令，该第二指令指示该处理器以一完整精确度执行第二后续计算；以及

其中该功能单元被配置以一完整精确度执行所述第二后续计算以响应该第二指令。

5.根据权利要求4所述的处理器，其特征在于，该第二指令包括一第二前缀，该第二前缀指示该处理器以该完整精确度执行所述第二后续计算。

6.一种透过一处理器执行的方法，其特征在于，该方法包括：

透过该处理器解码一第一指令，该第一指令指示该处理器以一近似方法执行第一后续计算；

透过该处理器之复数架构缓存器存储复数指令操作数；

提供一或多个指令操作数以及与上述一或多个指令操作数之个别指令操作数有关的误差量至该处理器之一功能单元，其中上述误差量是被储存在与个别上述架构缓存器有关之误差储存器；

透过该功能单元以该近似方法执行该第一后续计算以对应已解码的该第一指令；

将上述一或多个指令操作数在执行基于该近似方法之该第一后续计算所产生的误差量累积起来；以及

将该第一后续计算之结果以及所累积之误差量储存于一目的架构缓存器以及该目的架构缓存器所对应的误差储存器。

7.根据权利要求6所述的方法，其特征在于，该指令包括一第一前缀，该第一前缀指示该处理器以该近似方法执行所述第一后续计算。

8.根据权利要求7所述的方法，其特征在于，该第一前缀指定低于一完整精确度的一精确度，该处理器以低于该完整精确度的该精确度执行所述第一后续计算。

9.根据权利要求6所述的方法，其特征在于，还包括：

透过该处理器解码一第二指令，该第二指令指示该处理器以一完整精确度执行第二后续计算；以及

透过该处理器以该完整精确度执行所述第二后续计算以响应上述解码该第二指令。

10.根据权利要求9所述的方法，其特征在于，该第二指令包括一第二前缀，该第二前缀指示该处理器以该完整精确度执行所述第二后续计算。

11.一种处理器，其特征在于，包括：

一解码器，被配置以解码一指令，该指令指示该处理器清除有关储存于对应该处理器的架构缓存器的误差储存器的一误差量，其中该误差量表示有关于一计算的一结果的误差的一量值，而该计算是透过该处理器以一近似方法所执行；

复数架构缓存器，被配置以提供复数指令操作数，每一个架构缓存器对应之误差储存器是被配置以指示储存在上述架构缓存器的一结果内的一该误差量；以及

其中该处理器被配置以清除该误差量以响应已解码的该指令。