[发明专利]在钝化层或蚀刻停止层中具有插入物的TFT

说明书

本文所公开的实施例大体涉及具有一个或多个沟槽的薄膜晶体管及其制造方法，所述一个或多个沟槽用于控制阈值电压与关态电流。在一个实施例中，半导体器件可包括：基板，所述基板包括表面，所述表面具有形成于其上的薄膜晶体管；第一钝化层，所述第一钝化层形成在所述薄膜晶体管上方；沟槽，所述沟槽形成在所述第一钝化层内；以及第二钝化层，所述第二钝化层形成在所述第一钝化层上方并且形成在所述沟槽内。

技术领域

本发明的实施例大体涉及改善薄膜晶体管(TFT)中的阈值电压。

背景技术

目前对于TFT阵列的关注尤其地高，因为这些器件可以用于通常应用于计算机和电视机平板的那种类型的液晶有源矩阵显示器(LCD)。LCD还可包含发光二极管(LED)，诸如，用于背光照明的有机发光二极管(OLED)。LED和OLED需要TFT来解决显示器的有源性(activity)问题。

被驱动通过TFT的电流(即，开态电流(on-current))受限于沟道材料(通常称为有源材料、半导体材料或半导体有源材料)以及沟道宽度和长度。另外，接通电压由载流子在半导体层的沟道区域中的累积确定，这种载流子的累积可以随半导体材料中固定电荷的漂移或界面中的电荷俘获而改变，并且阈值电压在偏置温度应力或当前温度应力之后偏移。当前的MOTFT(诸如，氧化铟镓锌(IGZO)、氧化锌(ZnO)以及氮氧化锌(ZnON)TFT器件)具有界面问题，该界面问题可包括迁移率问题并且会使接通电压偏移。

因此，本领域中需要对TFT的阈值电压的更好的控制。

发明内容

本发明大体上涉及控制TFT的阈值电压和关态电流。在一个实施例中，半导体器件可包括：基板，所述基板包括表面，所述表面具有形成于其上的薄膜晶体管；第一钝化层，所述第一钝化层形成在所述薄膜晶体管上方；狭槽或沟槽，所述狭槽或沟槽形成在所述第一钝化层中；以及第二钝化层，所述第二钝化层形成在所述第一钝化层上方并且形成在所述沟槽内。

在另一实施例中，半导体器件可包括：基板，所述基板包括表面，所述表面具有形成于其上的薄膜晶体管；氮化硅层，所述氮化硅层形成在源电极、漏电极以及半导体层上方；一个或多个沟槽，所述一个或多个沟槽穿过所述氮化硅层而形成；以及氧化硅层，所述氧化硅层形成在所述氮化硅层上方并且形成在所述一个或多个沟槽内。所述薄膜晶体管可包括：栅电极，所述栅电极设置在基板上方；栅极电介质层，所述栅极电介质层设置在所述栅电极上方；半导体层，所述半导体层设置在所述栅极电介质层上方；源电极，所述源电极设置在所述半导体层上方；以及漏电极，所述漏电极设置在所述半导体层上方。

在另一实施例中，一种用于形成薄膜晶体管的方法可以包括：在半导体层上方形成源电极和漏电极，所述半导体层形成在栅极电介质层和栅电极上，所述半导体层的第一部分在所述源电极与所述漏电极之间被暴露；将第一钝化层沉积在所述源电极、所述漏电极以及所述半导体层的被暴露的第一部分上方；在所述第一钝化层中，在所述源极与所述漏极之间形成至少一个沟槽，以使所述半导体层的第二部分暴露；以及将第二钝化层沉积在所述第一钝化层上并且沉积在所述沟槽内。

附图说明

因此，为了能够详细理解本发明的上述特征的方式，可以参照实施例来进行对上文简要概括的本发明的更具体的描述，在所附附图中示出实施例中的一些。然而，应当注意，所附附图仅图示了本发明的典型实施例，并且因此不应被视为限制本发明的范围，因为本发明可允许其他等效实施例。

图1是根据本发明的一个实施例的PVD腔室的横截面示意图；

图2A-2C是在生产的各阶段的TFT的示意性横截面图；以及

图3A-3C描绘了根据一个实施例的合并有一个或多个狭槽(slot)或沟槽(trench)的TFT器件。