[发明专利]用于改善跨越相干总线的信号量管理序列的性能的方法和设备有效
申请号: | 201480020090.9 | 申请日: | 2014-04-09 |
公开(公告)号: | CN105103139B | 公开(公告)日: | 2018-04-20 |
发明(设计)人: | 托马斯·菲利普·施派尔;埃里克·F·罗宾森;贾亚·普拉喀什·苏布拉马尼亚姆·贾纳桑;托马斯·安德鲁·萨托里乌斯;詹姆斯·诺里斯·迪芬德尔费尔 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | G06F15/173 | 分类号: | G06F15/173;G06F12/0831;G06F12/0808;G06F12/0811 |
代理公司: | 北京律盟知识产权代理有限责任公司11287 | 代理人: | 宋献涛 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 改善 跨越 相干 总线 信号量 管理 序列 性能 方法 设备 | ||
优先权申请
本申请要求2013年7月2日提交的名称为“用于改善跨越相干总线的信号量管理序列的性能的方法和设备(METHODS AND APPARATUS FOR IMPROVING PERFORMANCE OF SEMAPHORE MANAGEMENT SEQUENCES ACROSS A COHERENT BUS)”的序列号为13/933,337的美国专利申请的优先权,该申请进一步要求2013年4月11日提交的名称为“用于改善跨越相干总线的信号量管理序列的性能的方法和设备(METHODS AND APPARATUS FOR IMPROVING PERFORMANCE OF SEMAPHORE MANAGEMENT SEQUENCES ACROSS A COHERENT BUS)”的序列号为61/810,889的美国临时专利申请的优先权,这两份申请的全文都以引用的方式并入本文中。
技术领域
本发明的实施例大体上涉及信号量管理方面,且更具体来说涉及跨越相干总线的信号量管理。
背景技术
许多便携式产品(例如蜂窝电话、膝上型计算机、个人数据助理(PDA)及类似者)利用执行程序(例如通信和多媒体程序)的处理系统。用于此类产品的处理系统可以包括多个处理器、包括用于存储指令和数据的多层高速缓冲存储器和存储器的复杂存储器系统、控制器、例如通信接口的外围装置和配置(例如)在单芯片上的固定功能逻辑块。
多处理器(MP),例如双核处理器或四核处理器,总体上设计成一种利用多层存储器层级的共享存储器系统。在此共享存储器MP中,数据可以组织成私用数据和共享数据。私用数据进一步组织为由MP中的每一处理器在本机使用。共享数据必需一种机制在处理器当中高效地传送数据,并且在处理器之间高效地维持数据的一致性。在处理器当中高效地传送数据的一种机制是在多层存储器层级内使用相干总线,所述相干总线支持一致性协议以确保共享的数据在处理器中的每一者之间是一贯的。
举例来说,可以在必需共享数据的一致性的高速缓冲存储器级使用总线,例如在共享存储器层级中的第2层高速缓冲存储器位置。在与MP中的每一处理器相关联的每一第2层高速缓冲存储器之间利用相干总线。已经研发了多种协议来维持共享的数据的一致性,例如修改自有排他共享无效(MOESI)协议。在MOESI协议中,每一高速缓冲存储线用某种方式标记,以指示所述高速缓冲存储线是下面哪种情况:高速缓冲存储线仅仅存在于当前高速缓冲存储器中并且是已使用的(修改),高速缓冲存储线仅仅存在于当前高速缓冲存储器中并且是干净的(排他),高速缓冲存储线可以存储在MP中的其它高速缓冲存储器中,并且在当前高速缓冲存储器中是已使用的(自有),高速缓冲存储线可以存储在MP中的其它高速缓冲存储器中,并且在当前高速缓冲存储器中是干净的(共享),高速缓冲存储线在当前高速缓冲存储器中是无效的(无效)。每当写入到高速缓冲存储线时检查MOESI状态以便确定写入对在多个高速缓冲存储器中共享的对应数据的影响。
在多处理器中,每一处理代理使用专门的指令进行信号量管理。信号量管理通常包括一对专门加载和存储指令,以读取存储器位置、设置保留粒度(reservation granule),并且基于保留粒度的状态来条件性地写入存储器位置。如果两个或更多个处理器正在竞争获得相同信号量,则跨越总线维持高速缓冲存储器一致性的系统有这些信号量管理指令导致活锁或性能不佳的可能。
发明内容
在本发明的几个方面当中,本发明认识到期望提供用于跨越相干总线的信号量管理的更高效的方法和设备。为了这些目的,本发明的一实施例提出一种用于多处理器中的跨越相干总线的信号量管理的方法。响应于从第一处理器发出的加载排他指令确定在所述第一处理器本机的第一高速缓冲存储器在目标地址处未中。在从所述第一高速缓冲存储器到在第二处理器本机的第二高速缓冲存储器的相干总线上发出读取偏好型排他命令。响应于所述读取偏好型排他命令,确定所述第二高速缓冲存储器中的保留粒度处于未标记状态。响应于所述确定针对此地址在所述第二高速缓冲存储器中的所述保留粒度处于所述未标记状态,使所述第二高速缓冲存储器中的所述高速缓冲存储线失效。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201480020090.9/2.html,转载请声明来源钻瓜专利网。