[发明专利]硅上液晶芯片中的管道化像素应用

权利要求书

1.一种硅上液晶集成电路，包括：

布置在像素阵列中的多个像素；

列驱动器，包括:

主电路，被配置成输出驱动信号，所述主电路包括采样和保持电路，所述采样和保持电路包括：

主放大器，耦接至线开关；以及

采样开关，被配置成对至所述主放大器的模拟斜坡信号的输入进行调节，其中，所述模拟斜坡信号从初始电压变化至目标电压，

闪存器电路，被配置成将闪存器信号输出至所述像素阵列中所包括的多个像素列中的单个像素列；以及

所述线开关，被配置成将所述主电路耦接至第一传导线或第二传导线中之一，以及将所述闪存器电路耦接至所述第一传导线或所述第二传导线中的另一个；以及

多个传导线，其中：

所述多个传导线中的所述第一传导线将所述列驱动器耦接至在所述单个像素列中的像素的第一子集；

所述多个传导线中的所述第二传导线将所述列驱动器耦接至在所述单个像素列中的像素的第二子集；以及

所述多个传导线被配置成使得在具有一些重叠的持续时间的情况下所述驱动信号和所述闪存器信号能够被供给至所述像素的第一子集，并且所述驱动信号和所述闪存器信号能够被供给至所述像素的第二子集。

2.根据权利要求1所述的硅上液晶集成电路，其中：

所述像素的第一子集包括位于所述单个像素列的偶数编号的行中的像素；以及

所述像素的第二子集包括位于所述单个像素列的奇数编号的行中的像素。

3.根据权利要求1所述的硅上液晶集成电路，其中，所述主电路包括数字比较器，所述数字比较器被配置成控制所述采样开关，所述数字比较器被配置成接收目标计数信号和斜坡步进信号，所述斜坡步进信号指示下述预定时间间隔的数量：在所述预定时间间隔期间，所述模拟斜坡信号被输入至所述主放大器。

4.根据权利要求1所述的硅上液晶集成电路，其中，所述闪存器电路包括：

采样和保持电路，所述采样和保持电路包括：

闪存器放大器，耦接至所述线开关；以及

闪存器采样开关，被配置成对至所述闪存器放大器的闪存器输入信号的输入进行调节。

5.根据权利要求4所述的硅上液晶集成电路，其中，所述闪存器输入信号包括模拟斜坡信号。

6.根据权利要求5所述的硅上液晶集成电路，其中，所述闪存器电路还包括缓冲器放大器，所述缓冲器放大器被配置成接收控制信号以及控制所述闪存器采样开关。

7.一种硅上液晶集成电路中管道化像素信号通信的方法，所述方法包括：

对第一像素行进行使能，所述第一像素行包括位于第一列中的并且经由第一传导线耦接至单个列驱动器的第一像素；

对第二像素行进行使能，所述第二像素行包括位于所述第一列中的并且经由第二传导线耦接至所述单个列驱动器的第二像素；

通过所述单个列驱动器并且经由所述第一传导线，将第一信号供给至所述第一像素；

通过所述单个列驱动器并且经由所述第二传导线，至少在供给所述第一信号的时间段的一些部分期间，将第二信号供给至所述第二像素，

其中：

所述第一信号包括第一目标电压并且所述第二信号包括第一闪存器电压，

在所述第一目标电压和所述一闪存器电压的供给之后，对第三像素行进行使能，所述第三像素行包括在所述第一列中的第三像素；

将第二目标电压写入至所述第二像素；以及

至少在写入所述第二像素的时间段的一些部分期间，将所述第三像素闪存至第二闪存器电压；

接收模拟斜坡信号，所述模拟斜坡信号从初始电压单调地变化至最终电压，其中，所述第一目标电压和所述第二目标电压在所述初始电压与所述最终电压之间；

通过至少针对所述模拟斜坡信号在所述初始电压与所述第一目标电压之间的时间的部分对所述模拟斜坡信号进行采样，产生所述第一目标电压；以及

通过至少针对所述模拟斜坡信号在所述初始电压与所述第二目标电压之间的时间的部分对所述模拟斜坡信号进行采样，产生所述第二目标电压。