[发明专利]开关的切换瞬间的校正

说明书

技术领域

实施例涉及集成电路装置(“IC”)。更具体来说，实施例涉及用于IC的信号转换器的开关的切换瞬间的校正。

背景技术

在常规的数模转换器(“DAC”)中，此类DAC可以是单位的、二进制的或分段式的。常规的分段式DAC可以被认为是在一个DAC中的两个DAC，其中最高有效位(“MSB”)(例如)是温度计加权或编码位且最低有效位(“LSB”)是二进制加权的。这些类型的DAC中的任一个的输出由于此类DAC的开关(例如晶体管等)当中的时序差异而可能具有一些误差。

因此，提供补偿以解决或减少DAC的时序误差以增强性能将是有用的。

发明内容

一种设备大体上涉及信号转换器的校正。此类设备包含第一数模转换器(“DAC”)和耦合到所述第一DAC的输出端口的校正系统。所述校正系统包含第二DAC。所述校正系统经配置以提供响应于在第一DAC的输出中的杂散频谱性能参数的调整信号。所述杂散频谱性能参数对与第一DAC相关联的时序误差是灵敏的。所述校正系统经耦合以将调整信号提供到第一DAC以纠正第一DAC的时序误差。

一种方法大体上涉及信号转换器的校正。此类方法包含从第一数模转换器提供输出信号(“DAC”)。提供响应于在第一DAC的输出信号中的杂散频谱性能参数的调整信号。所述杂散频谱性能参数对与第一DAC相关联的时序误差是灵敏的。将所述调整信号提供到第一DAC以纠正第一DAC的时序误差。使用调整信号校正第一DAC。

附图说明

附图示出示例性实施例。然而，附图不应被用来限制所示出的实施例，而是仅用于说明和理解。

图1为描绘列状的现场可编程门阵列(“FPGA”)架构的示例性实施例的简化方块图。

图2是描绘电流舵数模转换器(“CS-DAC”)的示例性常规驱动电流舵开关电路的方块图/电路图。

图3是描绘图2的驱动电流舵开关电路的示例性驱动开关模型的方块图/电路图。

图4是描绘示例性常规CS-DAC的方块图/电路图。

图5是描绘示例性纠正系统的方块图。

图6是描绘图5的CS-DAC的示例性驱动电流舵开关电路的方块图/电路图。

图7是描绘图5的CS-DAC的另一示例性驱动电流舵开关电路的方块图/电路图。

图8是描绘示例性差动电流舵单元的电路图。

图9是描绘示例性测试台的电路图/方块图。

图10是描绘示例性理想转换器频谱输出的信号图。

图11是描绘示例性非理想转换器频谱输出的信号图。

图12是描绘另一示例性纠正系统的方块图。

图13是描绘又另一个示例性纠正系统的方块图。

图14-1到14-4是描绘各种示例性信号或音调的对应的信号图。

图15是描绘再另一示例性纠正系统的方块图。

图16是描绘校正的流程图。

图17-1到17-4是对应地描绘图5的纠正系统的示例性差动模拟输出、示例性差分放大器输出、示例性混合器输出以及示例性低通滤波器输出的对应的信号图。

具体实施方式

在以下描述中，阐述众多具体细节以提供对具体实施例的更透彻描述。然而，所属领域的技术人员应明白，可以在没有以下给定的所有具体细节的情况下实践一个或多个实施例。在其它情况下，尚未详细描述众所周知的特征，以免混淆一个或多个实施例。为便于说明，在不同图式中使用相同的编号标签来指代相同的项；然而，所述项在替代实施例中可能不同。

在描述若干图式中的说明性地描绘的示例性实施例之前，提供大体介绍以用于进一步理解。电流舵数模转换器(“DAC”)可以具有分段式(即，在一个DAC中的两个DAC，即温度计编码DAC和二进制加权DAC)、二进制加权或单位(即，仅温度计编码)架构。尽管以下描述是大体上就包含一系列二进制晶体管的DAC而言，但采用分段式或单位架构的DAC同样可以使用本文中所描述的技术得益于较好的性能。沿着一系列二进制晶体管的线，此类晶体管常规地从一个晶体管到此类二进制系列中的下一晶体管大小加倍。然而，在此类晶体管的一个或多个切换瞬间可能存在变化。这些变化可能降低此类DAC的线性。同样，即使以下描述是大体上就二进制系列(即二进制编码DAC)而言，但应该从以下描述明白，本文中所描述的技术可以用于温度计编码DAC和/或分段式DAC。