[发明专利]共享位线的串架构

权利要求书

1.一种用于操作共享位线的串架构的方法，包括：

将选择偶数/奇数串晶体管设置成导通状态，所述选择偶数/奇数串晶体管连接在第一串和第二串之间，所述第一串包括具有第一阈值电压的第一选择晶体管，所述第二串包括具有大于所述第一阈值电压的第二阈值电压的第二选择晶体管，所述第一选择晶体管和所述第二选择晶体管被漏极侧选择线控制，所述第一串包括存储器单元，所述第二选择晶体管包括直接连接至共享位线的漏极，所述选择偶数/奇数串晶体管连接至所述共享位线和所述第一选择晶体管；

将所述漏极侧选择线设置为大于所述第一阈值电压并小于所述第二阈值电压的电压；以及

在将所述选择偶数/奇数串晶体管设置成导通状态之后，对所述存储器单元执行操作。

2.根据权利要求1所述的方法，其中：

所述第一选择晶体管包括第一漏极，所述选择偶数/奇数串晶体管连接至所述第一漏极和所述第二选择晶体管的漏极。

3.根据权利要求1所述的方法，其中：

所述执行操作包括对所述存储器单元施加选择的字线电压以及对所述共享位线施加选择的位线电压，所述操作包括编程操作，所述选择的字线电压与编程电压对应。

4.根据权利要求1所述的方法，还包括：

在将所述选择偶数/奇数串晶体管设置成导通状态之前使配对的串准备好用于编程，所述配对的串包括所述第一串和所述第二串。

5.根据权利要求4所述的方法，其中：

使所述配对的串准备好用于编程包括：将所述选择偶数/奇数串晶体管编程至大于所述第一阈值电压的第三阈值电压，将所述第一选择晶体管编程至所述第一阈值电压，以及将所述第二选择晶体管编程至所述第二阈值电压。

6.根据权利要求5所述的方法，其中：

所述第三阈值电压与所述第二阈值电压不同。

7.根据权利要求1所述的方法，其中：

所述选择偶数/奇数串晶体管包括包含多于两个的源/漏结的单个栅控器件。

8.根据权利要求1所述的方法，其中：

所述存储器单元包括包含电荷存储层的晶体管。

9.根据权利要求8所述的方法，其中：

所述电荷存储层包括氮化硅层。

10.根据权利要求1所述的方法，其中：

所述第一串与多条奇数位线中的奇数位线关联以及所述第二串与多条偶数位线中的偶数位线关联，所述多条奇数位线和所述多条偶数位线是相间交错的。

11.一种非易失性存储系统，包括：

半导体存储器阵列，所述半导体存储器阵列包括配对的串和串选择晶体管，所述配对的串包括第一串和第二串，所述第一串包括具有第一阈值电压的第一选择晶体管，所述第二串包括具有大于所述第一阈值电压的第二阈值电压的第二选择晶体管，所述第一选择晶体管和所述第二选择晶体管被漏极侧选择线控制，所述第一串包括存储器单元，所述第二选择晶体管包括直接连接至共享位线的漏极，所述串选择晶体管连接至所述共享位线和所述第一选择晶体管；以及

一个或更多个管理电路，所述一个或更多个管理电路与所述半导体存储器阵列通信，所述一个或更多个管理电路使所述串选择晶体管被设置成导通状态，所述一个或更多个管理电路使所述漏极侧选择线被设置成大于所述第一阈值电压并且小于所述第二阈值电压的电压，所述一个或更多个管理电路使得在将所述串选择晶体管设置成导通状态之后对所述存储器单元执行操作。

12.根据权利要求11所述的非易失性存储系统，其中：

所述操作包括包含对所述共享位线施加选择的位线电压的编程操作。