[发明专利]用于TFT的金属氧化物半导体的缓冲层

权利要求书

1.一种薄膜半导体器件，所述器件包括：

半导体层，具有第一功函数及第一电子亲和力水平，所述半导体层在缓冲层上；

所述缓冲层，具有比所述第一功函数更大的第二功函数及比所述第一电子亲和力水平更低的第二电子亲和力水平，所述缓冲层在栅介电层上，其中所述缓冲层包括p型硅、V₂O₅或上述材料的组合；以及

所述栅介电层，具有比所述第二功函数更小的第三功函数。

2.如权利要求1所述的薄膜半导体器件，所述器件进一步包括：

设置于基板上的栅极；

设置于所述栅极上的所述栅介电层；

设置于所述半导体层上的源极；以及

设置于所述半导体层上的漏极。

3.如权利要求2所述的薄膜半导体器件，其中在所述半导体层、所述源极及所述漏极上形成第二缓冲层。

4.如权利要求1所述的薄膜半导体器件，其中所述p型硅是掺杂硼的硅。

5.如权利要求1所述的薄膜半导体器件，其中所述缓冲层具有小于4电子伏特的电子亲和力和大于5电子伏特的功函数。

6.一种薄膜半导体器件，所述器件包含：

半导体层，具有第一功函数及第一电子亲和力水平；

第一缓冲层，具有比所述第一功函数更大的第二功函数及比所述第一电子亲和力水平更低的第二电子亲和力水平，所述第一缓冲层在所述半导体层上，其中所述缓冲层包括p型硅、V₂O₅或上述材料的组合；以及

钝化层，具有比所述第二功函数更小的第三功函数，所述钝化层在所述第一缓冲层上。

7.如权利要求6所述的薄膜半导体器件，所述器件进一步包含：

设置于基板上的栅极；

设置于所述栅极上的栅介电层；

设置于所述栅介电层上的第二缓冲层；

设置于所述第二缓冲层上的所述半导体层；

设置于所述半导体层上的源极；

设置于所述半导体层上的漏极；以及

设置于所述源极、所述漏极及所述半导体层上的所述第一缓冲层。

8.如权利要求6所述的薄膜半导体器件，其中所述p型硅是掺杂硼的硅。

9.如权利要求6所述的薄膜半导体器件，其中所述第一缓冲层具有小于4电子伏特的电子亲和力。

10.如权利要求6所述的薄膜半导体器件，其中所述第一缓冲层具有大于5电子伏特的功函数。

11.如权利要求6所述的薄膜半导体器件，其中所述第一缓冲层由多个层组成。

12.一种薄膜半导体器件，所述器件包含：

设置于基板上的栅极；

设置于所述栅极上的栅介电层，所述栅介电层具有第一功函数；

设置于所述栅介电层上的p型硅缓冲层，所述p型硅缓冲层具有比所述第一功函数更大的第二功函数及第二电子亲和力水平；

设置于所述p型硅缓冲层上的半导体层，所述半导体层具有第三功函数及第三电子亲和力水平；所述第三功函数比所述第二功函数更小，以及所述第三电子亲和力水平比所述第二电子亲和力水平更大；

设置于所述半导体层上的源极；以及

设置于所述半导体层上的漏极。

13.如权利要求12所述的薄膜半导体器件，其中在所述半导体层、所述源极及所述漏极上形成第二缓冲层。

14.如权利要求13所述的薄膜半导体器件，其中所述第二缓冲层包含p型硅。