[发明专利]半导体装置

说明书

半导体装置包括包含设置在沟道宽度方向上且彼此平行的多个沟道形成区的氧化物半导体层、以栅极绝缘层位于栅电极层与沟道形成区之间的方式覆盖各沟道形成区的侧面及顶面的栅电极层。通过采用该结构，电场从侧面方向及顶面方向施加到各沟道形成区。由此，可以良好地控制晶体管的阈值电压并改善S值。另外，通过具有多个沟道形成区，可以增加晶体管的有效沟道宽度，由此可以抑制通态电流的下降。

技术领域

所公开的发明的一个方式涉及一种半导体装置。

本说明书等中的半导体装置一般是指通过利用半导体特性而能够工作的装置。例如，除了晶体管等半导体元件、功率器件、具有功率器件的集成电路、电源电路或电力转换电路之外，电光装置、半导体电路及电子设备可以包括在半导体装置的范畴内或包括半导体装置。

背景技术

将形成在具有绝缘表面的衬底上的半导体薄膜用作活性层的晶体管被广泛地应用于如集成电路(IC)或图像显示装置(也简称为显示装置)等的电子设备。

一般而言，在形成高集成电路时，晶体管的微型化是必不可少的。现有的薄膜晶体管的结构的主流是在平面上层叠有半导体膜、绝缘膜及电极的所谓的平面型结构。但是作为用于高集成化的半导体装置的晶体管，公开了将多晶硅膜用于活性层的鳍(fin)型晶体管。

[专利文献1]日本专利申请公开2009－206306号公报

发明内容

为了实现半导体装置的高速响应、高速驱动，需要提高被微型化的晶体管的导通特性(例如，通态电流(on－statecurrent)和场效应迁移率)。但是，沟道宽度随着晶体管的微型化而缩小，由此通态电流有可能会下降。另外，已知：晶体管的微型化导致晶体管的电特性的恶化或偏差诸如阈值电压的负向漂移或S值(亚阈值)的劣化等。

因此，本发明的一个方式的目的之一是提供一种具有能够抑制电特性下降的结构的半导体装置，该电特性的下降会随着晶体管的微型化而变得更明显。本发明的一个方式的另一个目的是提供一种耗电量低的半导体装置。本发明的一个方式的另一个目的是提供一种可靠性高的半导体装置。

注意，这些课题的记载不妨碍其他课题的存在。本发明的一个方式并不需要解决所有上述课题。另外，上述以外的课题自可从说明书等的记载显而易见，且可以从说明书等的记载中抽出上述以外的课题。

本发明的一个方式的半导体装置具有至少包括设置在沟道宽度方向上且彼此平行的第一沟道形成区及第二沟道形成区的氧化物半导体层。另外，以隔着栅极绝缘层覆盖各沟道形成区的侧面及顶面的方式设置有栅电极层。通过采用这种结构，电场从侧面方向及顶面方向施加到各沟道形成区。由此，可以良好地控制晶体管的阈值电压并改善S值。另外，通过具有多个沟道形成区，可以增加晶体管的有效沟道宽度，由此可以抑制通态电流的下降。

另外，本发明的一个方式的半导体装置在氧化物半导体层与重叠于该氧化物半导体层的绝缘层之间具有氧化物层。该氧化物层包含氧化物半导体层所含的金属元素中的至少一个。当氧化物半导体层与绝缘层接触时，在氧化物半导体层与绝缘层之间可能形成陷阱能级。但是通过采用在氧化物半导体层与绝缘层之间具有氧化物层的上述结构，可以抑制该陷阱能级的形成，由此可以抑制晶体管的电特性的劣化。

更具体而言，例如可以采用如下结构。

本发明的一个方式是一种半导体装置，包括：至少包括第一及第二沟道形成区的氧化物半导体层；与氧化物半导体层的底面接触的第一氧化物层；与氧化物半导体层的顶面接触的第二氧化物层；与氧化物半导体层电连接的源电极层及漏电极层；设置在氧化物半导体层上且覆盖第一沟道形成区的侧面及顶面以及第二沟道形成区的侧面及顶面的栅电极层；以及设置在氧化物半导体层与栅电极层之间的栅极绝缘层。