[发明专利]具有沟槽形底部电极的电阻式存储器单元

说明书

相关专利申请案

本申请案主张2013年3月13日提出申请的第61/780,187号美国临时申请案的权益，所述临时申请案的全文并入本文中。

技术领域

本发明涉及具有沟槽形底部电极的电阻式存储器单元，例如，导电桥接随机存取存储器(CBRAM)或电阻式随机存取存储器(ReRAM)单元。

背景技术

例如导电桥接存储器(CBRAM)及电阻式RAM(ReRAM)单元的电阻式存储器单元是提供胜过常规快闪存储器单元的缩放及成本优点的一种新类型的非易失性存储器单元。CBRAM基于固体电解质内的离子的物理重新定位。CBRAM存储器单元可由由薄非传导材料层或膜彼此分离的两个固体金属电极(一者为相对惰性(例如，钨)，另一者为电化学活性(例如，银或铜))制成。CBRAM单元透过跨越不传导膜施加偏置电压而产生跨越不传导膜的可编程传导细丝。所述传导细丝可由单个或极少纳米尺度离子形成。所述不传导膜可称为电解质，这是因为其透过氧化/还原过程提供导电细丝跨越膜的传播，此与电池中很像。在ReRAM单元中，传导透过在绝缘体中形成空位链而发生。导电细丝/空位链的产生形成接通状态(电极之间的高传导)，而导电细丝/空位链的溶解(例如，通过以焦耳加热电流施加类似极性或施加相反极性但以较小电流)将电解质/绝缘体回复到其不导电关断状态。在本发明中，为简单起见，将CBRAM单元的电解质膜、层或区及ReRAM单元的绝缘体膜、层或区均称为“电解质”。

已示范可能供用于电阻式存储器单元中(既用于电解质又用于电极)的宽广范围的材料。一个实例是基于Cu/SiOx的单元，其中Cu是活性金属源电极且SiOx是电解质。

电阻式存储器单元面临的一个常见问题是接通状态保持(即，导电路径(细丝或空位链)稳定的能力)，尤其是在存储器部分通常可能够承受的高温(例如，85℃/125℃)下。

图1展示常规CBRAM单元1A，其具有布置于底部电极12(例如，钨)上方的顶部电极10(例如，铜)，其中电解质或中间电极14(例如，SiO₂)布置于顶部电极与底部电极之间。当将偏置电压施加到单元1A时，导电细丝18从底部电极12穿过电解质14传播到顶部电极10。此结构具有各种潜在的限制或缺点。举例来说，用于细丝形成的有效横截面区域(其可称为“局限区带”或“细丝形成区域”，指示为A_FF)是相对大的且不受局限，从而使得细丝形成区域易于遭受外因性缺陷。此外，由于相对大区域，因此多细丝根形成可为可能的，此可导致较弱(较不稳健)细丝。一般来说，细丝形成区域A_FF的直径或宽度(由“x”指示)与从底部电极12到顶部电极10的细丝传播距离(在此情形中，是电解质14的厚度，由“y”指示)之间的比率越大，多根细丝形成的机会就越大。此外，大电解质体积环绕细丝，此为所述细丝提供扩散路径且因此可提供不良保持。因此，限制其中形成导电路径的电解质材料的体积可由于空间局限而提供较稳健细丝。可通过减小底部电极12与电解质14之间的接触区域来限制其中形成导电路径的电解质材料的体积。

如本文中所使用，“导电路径”是指导电细丝(例如，在CBRAM单元中)、空位链(例如，在基于氧空位的ReRAM单元中)或用于连接非易失性存储器单元的电极的任何其它类型的导电路径(通常透过布置于电极之间的电解质层或区)。如本文中所使用，“电解质层”或“电解质区”是指导电路径传播穿过的底部电极与顶部电极之间的电解质/绝缘体/存储器层或区。

图2展示CBRAM单元形成的某些原理。导电路径18可形成且横向生长或分支成多个平行路径。此外，导电路径的位置可随着每一编程/擦除循环而改变。此可促成边际切换性能、可变性、高温保持问题及/或不良切换耐久性。已展示限制切换体积有益于操作。这些原理同等地适用于ReRAM及CBRAM单元。对这些技术的采纳的关键障碍是切换均匀性。

图3A及3B展示CBRAM单元(例如，具有单晶体管、单电阻式存储器元件(1T1R)架构)的实例性习知底部电极配置1B的示意图及电子显微图像。在此实例中，底部电极12是圆柱形通孔，例如，具有Ti/TiN衬里的填充有钨的通孔。顶部触点及/或阳极20可如所展示连接到顶部电极10。底部电极12可提供约30,000nm²的相对大细丝形成区域A_FF，举例来说，此可导致上文所论述的问题或缺点中的一或多者。

发明内容