[发明专利]用于射频多芯片集成电路封装的电磁干扰外壳

说明书

背景技术

领域

各个特征涉及电磁干扰(EMI)罩壳的方法，尤其涉及用于层叠封装(PoP)射频(RF)集成电路设备的EMI罩壳。

背景

层叠封装(PoP)是将分立的逻辑和存储器球栅阵列(BGA)封装纵向地组合成一个单元的集成电路封装方法。两个或更多个封装安装在彼此顶上(即，堆叠)，且具有在它们之间路由信号的标准接口。这允许在诸如移动电话、膝上型计算机、和数码相机之类的设备中有更高组件密度。

包含射频(RF)组件(诸如RF放大器以及其他RF有源和/或无源组件(例如，滤波器，双工器等))的PoP可能需要电磁干扰(EMI)屏蔽(也常常称为RF屏蔽)以便于将RF组件与周围环境隔离开来。该屏蔽防止PoP的RF组件泄漏出RF能量到周围环境，并且还防止该环境中不想要的外来RF信号噪声被注入到RFPoP中。

图1和2解说了现有技术中所见的EMI屏蔽100。具体而言，图1解说了EMI屏蔽100的顶部立体视图，并且图2解说了该屏蔽100的底部立体视图。EMI屏蔽100通常由金属(诸如铝、铜等)制成。屏蔽100的大小被制定为配合在一个或多个RF集成电路(诸如RFPoP电路)上。一旦就位，屏蔽100就充当法拉第笼并隔绝其内的RF电路系统，以防止RF辐射泄漏进受保护的电路系统中或从受保护的电路系统泄漏出来。EMI屏蔽100可以多个孔102为特征，这些孔102的大小被制定成小到足以仍够阻隔具有显著大于这些孔的直径的波长的RF辐射。

图3解说了现有技术中所见的PoP电路300的示意框图，该PoP电路300用EMI屏蔽302覆盖。PoP电路300包括第一封装基板304和第二封装基板306。第二封装基板306堆叠在第一封装基板304的顶上。第一基板304可包括至少一个集成电路(IC)，诸如RF功率放大器IC308。第二基板306可包括多个IC310，诸如一个或多个无源双工器和/或滤波器(例如，表面声波(SAW)滤波器)。IC308、310各自通过多个焊接凸块312电耦合并物理耦合至它们相应的基板304、306。第二基板306通过一个或多个焊球314或者导电柱被电耦合并物理耦合至第一基板304。

PoP电路300具有几个显著缺点。第一，耦合至第二基板306的多个IC310具有不良的热传导路径，这使得由IC310产生的热聚集在PoP电路300中并使性能降级。例如，由第二基板的IC310产生的大部分热仅通过焊球/柱314来消散，而焊球/柱314位于接近第二基板306的边缘并且在数目上相对较少。因此，即使第二基板的IC310可能是产生的热只是高功率有源RF功率放大器IC308的热的一小部分(例如1/8)的无源IC(例如，无源滤波器)，但耦合至第二基板的IC310的不良的热传导路径314使得这些IC310达到高到不可取的温度。作为对比，第一基板的IC308具有相对良好的热传导路径，其允许RF功率放大器308产生的相对较大量的热能消散掉。这些热传导路径包括位于第一基板304内的热通孔316，这些热通孔316将RF功率放大器308电耦合且热耦合至焊球318和/或帮助消散热的热散布器。

第二，将第二基板的IC310电耦合至第一基板304(例如，地和电力网)的焊球314的位置和有限数目也限制了PoP电路300的电性能。焊球314导致瓶颈，该瓶颈尤其增加第二基板的IC310与地/电力网之间的寄生电感。该电感降低了IC310(例如，SAW滤波器)的电性能。

EMI屏蔽302由金属制成并被设计成充当配合在多个RF器件308、310上的法拉第笼。虽然EMI屏蔽302防止相当大量的非期望RF辐射泄漏出或泄漏进PoP电路，但它对于减轻以上两个前述问题无所作为。因此，存在对于以EMI屏蔽为特征的改善层叠封装设计的需要，该EMI屏蔽除了提供针对RF辐射的保护以外，还帮助改善此层叠封装设备内底下的集成电路的热和电性能。

概述