[发明专利]非电解镀敷方法、及陶瓷基板

说明书

技术领域

本发明涉及作为电子零件封装、配线基板而使用的陶瓷基板，特别是涉及在LTCC基板的配线图案的表面形成镀敷被膜的非电解镀敷方法、及陶瓷基板。

背景技术

以往，在搭载多个半导体元件、电容器、电阻等无源元件的多芯片模块的封装用配线基板中多使用陶瓷基板。陶瓷基板使用在低温下被烧成了的低温烧成玻璃陶瓷基板(LTCC基板)等。该情况下，低温烧成玻璃陶瓷基板的低温表示850℃～1000℃的温度范围。该LTCC基板由以下构成：包含玻璃陶瓷的绝缘基材和包含以金属材料(例如银)为主成分的烧结体的配线图案(银烧结体配线图案)。

这样的LTCC基板的银烧结体配线图案与半导体元件、无源元件通过引线接合进行电连接，经由焊锡而连接于作为外部电路的树脂制的印刷基板。一般而言，在配线图案的表面实施满足连接所需要的引线接合性和焊接性这两方特性的多层的非电解镀敷被膜。多层的非电解镀敷被膜已知有镍镀敷膜、金镀敷膜、和近年来的钯镀敷膜。

作为在LTCC基板的银烧结体配线图案上选择性地形成镍、金、及钯镀敷被膜的方法之一，广泛使用非电解镀敷。通常，非电解镀敷的工序由包含表面活化工序、催化剂化工序、及形成非电解镍镀敷等的多层的镀敷被膜的多个非电解镀敷工序的多个工序构成。

以往，已知：在LTCC基板的银烧结体配线图案的表面形成镀敷被膜时，恐怕产生在基板烧成时在银烧结体配线图案的表面形成玻璃成分的、被称为玻璃浮起的现象。如果产生玻璃浮起，则恐怕产生在玻璃成分上未形成镍镀敷的无镀敷状态、或镀敷的厚度可能产生波动。

以往，作为抑制这样的无镀敷状态的方法，例如已知在表面活化工序和催化剂化工序之间具备通过含有还原剂的前处理剂来将在实施非电解镀敷的镀敷对象面所存在的玻璃成分除去的工序(例如参照专利文献1)。

现有技术文献

专利文献

专利文献1：日本特开2005-68489号公报

发明内容

发明要解决的课题

但是，专利文献1所示的以往的非电解镀敷方法存在如以下的课题。

银烧结体配线图案中所含的玻璃成分的含量一般因所使用的银烧结体配线图案和LTCC基板的组合而不同。根据所使用的银烧结体配线图案和LTCC基板的组合，由于玻璃浮起而形成于银烧结体配线图案的表面的玻璃成分的大小不同。如果玻璃成分的大小超过1μm，则恐怕不能除去玻璃成分。另外，由于不能除去玻璃成分，恐怕产生在玻璃成分上未形成镍镀敷的无镀敷。

另外，由于除去了超过1μm～5μm的玻璃成分，恐怕在银烧结体配线图案的表面产生凹陷。进而，由于在银烧结体配线图案的表面产生凹陷，恐怕镀敷被膜分布波动，或恐怕镀敷被膜中产生空隙。进而，由于在镀敷被膜中产生空隙，恐怕在非电解镀敷时使用了的镀敷液、清洗液可能被取入空隙内、其水分在焊锡接合时气化而形成焊锡接合不良。由此，引起模块的可靠性的降低。

本发明是为了解决如上述的课题而形成的，其目的在于：得到抑制镍镀敷膜的无镀敷、镀敷被膜中的空隙的形成、及伴随其的焊锡接合不良、实现了模块可靠性的提高的非电解镀敷方法、及陶瓷基板。

用于解决课题的手段

在本发明的非电解镀敷方法中，为具备以下工序的非电解镀敷方法：在由包含陶瓷的绝缘基材(或由陶瓷形成的绝缘基材)和银烧结体配线图案构成的陶瓷基板中，将银烧结体配线图案的表面进行脱脂及活化的脱脂·活化处理工序、对脱脂·活化处理工序后的银烧结体配线图案的表面赋予催化剂的催化剂化工序、在被赋予了催化剂的银烧结体配线图案的表面形成多层的非电解镀敷被膜的非电解镀敷多层被膜处理工序，在脱脂·活化处理工序和催化剂化工序之间还具备在存在于脱脂·活化处理工序后的银烧结体配线图案的表面的玻璃成分上使银沉析的银沉析处理工序，催化剂化工序对在银沉析处理工序中沉析了的银也赋予所述催化剂。

另外，在本发明的陶瓷基板中，通过具备以下工序的非电解镀敷方法而形成多层的非电解镀敷被膜：在由包含陶瓷的绝缘基材(或由陶瓷形成的绝缘基材)和银烧结体配线图案构成的陶瓷基板中，对银烧结体配线图案的表面进行脱脂及活化的脱脂·活化处理工序、在存在于脱脂·活化处理工序后的银烧结体配线图案的表面的玻璃成分上使银沉析的银沉析处理工序、对银沉析处理工序后的银烧结体配线图案的表面赋予催化剂的催化剂化工序、及在赋予了催化剂的银烧结体配线图案的表面形成多层的非电解镀敷被膜的非电解镀敷多层被膜处理工序。

发明的效果