[发明专利]信号处理装置、信号处理方法及存储介质

权利要求书

1.一种信号处理装置，包括：

有效时钟宽度计算单元，被配置为计算与存在传输流包的有效区间的比特率相对应的有效时钟宽度；以及

传输流时钟信号生成单元，被配置为基于通过所述有效时钟宽度计算单元计算出的所述有效时钟宽度通过将具有不同分频率的时钟进行组合来生成传输流时钟信号，其中，所述传输流时钟信号表示组成传输流的数据的定时。

2.根据权利要求1所述的信号处理装置，

其中，所述传输流时钟信号生成单元包括：

并行时钟信号生成单元，被配置为基于所述有效时钟宽度通过将所述具有不同分频率的时钟进行组合来生成并行时钟信号；以及

串行时钟信号生成单元，被配置为基于通过所述并行时钟信号生成单元已生成的所述并行时钟信号的电平H区间或者电平L区间的并行时钟宽度，通过将具有不同分频率的时钟进行组合来生成串行时钟信号。

3.根据权利要求2所述的信号处理装置，还包括：计数单元，被配置为对所述有效区间中的运行时钟信号的时钟数进行计数，

其中，所述并行时钟信号生成单元基于所述时钟数的小数部分的值，通过以下方式生成所述并行时钟信号：将与所述运行时钟信号的时钟数的整数部分相对应的时钟数的时钟信号与预定整数的时钟数被加到所述运行时钟信号的时钟数的整数部分或者从所述运行时钟信号的时钟数的整数部分减去了所述预定整数的时钟数的时钟信号进行组合，并且

其中，所述串行时钟信号生成单元基于当通过所述并行时钟信号生成单元已生成的所述并行时钟信号的电平H区间或者电平L区间的并行时钟宽度的运行时钟信号的时钟数除以所述预定整数时所获得的余数，通过以下方式生成所述串行时钟信号：将当所述并行时钟信号的电平H区间或者电平L区间的并行时钟宽度的运行时钟信号的时钟数除以所述预定整数时所获得的商的整数部分的时钟数的时钟信号、与所述预定整数的时钟数被加到当所述并行时钟信号的电平H区间或者电平L区间的并行时钟宽度的运行时钟信号的时钟数除以所述预定整数时所获得的商的整数部分或者从所述商的整数部分减去了所述预定整数的时钟数的时钟信号进行组合。

4.一种信号处理方法，包括以下步骤：

执行计算与存在传输流包的有效区间的比特率相对应的有效时钟宽度的有效时钟宽度计算处理；并且

执行基于通过所述有效时钟宽度计算处理计算出的所述有效时钟宽度通过将具有不同分频率的时钟进行组合来生成传输流时钟信号的传输流时钟信号生成处理，其中，所述传输流时钟信号表示组成传输流的数据的定时。

5.一种存储程序的计算机可读的非易失性存储介质，耦接至处理器，所述程序在被所述处理器执行时，使计算机执行包括以下步骤的处理：

计算与存在传输流包的有效区间的比特率相对应的有效时钟宽度的有效时钟宽度计算步骤；以及

基于通过所述有效时钟宽度计算步骤计算出的所述有效时钟宽度通过将具有不同分频率的时钟进行组合来生成传输流时钟信号的传输流时钟信号生成步骤，其中，所述传输流时钟信号表示组成传输流的数据的定时。