[发明专利]数据写请求处理方法和存储阵列

说明书

技术领域

本发明涉及信息技术领域，尤其涉及一种数据写请求处理方法和存储阵列。

背景技术

存储阵列，一般包括一个引擎，一个引擎中包括两个控制器，通常称为双控制器结构。如图1所示，存储阵列包括输入输出管理器A和输入输出管理器B，控制器A和控制器B。输入输出管理器A与控制器A连接，输入输出管理器B与控制B连接。控制器A包括外围组件快速互联(Peripheral Component Interconnect express,PCIe)交换A、中央处理单元(Central Processing Unit,CPU)A和内存A；控制器B包括外围组件快速互联(Peripheral Component Interconnect express,PCIe)交换B、中央处理单元(Central Processing Unit,CPU)B和内存B。PCIE交换A与PCIe交换B连接。在图1所示的存储阵列中，输入输出管理器A接收数据写入请求，数据写入请求的目标逻辑单元(Logical Unit，LU)归属于控制器A，即由控制器A将该数据写入请求携带的数据写入目标LU。输入输出管理器A将数据写入请求通过控制器A的PCIe交换A发送到CPU A，CPU A将数据写入请求中携带的数据及元数据写入内存A。根据存储阵列的设置，CPU A将内存A中的数据及元数据写入硬盘。

上述存储阵列数据写入过程，消耗了控制器的CPU的计算能力和控制器的内存资源，严重影响了存储阵列的性能。

发明内容

本发明实施例提供了一种数据写请求处理方法和存储阵列。

第一方面，本发明实施例提供了一种数据写请求处理方法，所述方法应用于存储阵列，所述存储阵列包括输入输出管理器，交换设备、第一控制器和第一缓存设备；其中，所述输入输出管理器与所述交换设备连接；所述第一控制器与所述交换设备连接；所述第一缓存设备与所述交换设备连接；所述交换设备与所述存储阵列中的硬盘连接；所述方法包括：

所述输入输出管理器，通过所述交换设备，发送数据写请求至所述第一控制器；所述第一控制器根据所述数据写请求，获取所述第一缓存设备中为所述待写入数据分配的第一缓存地址；

所述第一控制器通过所述交换设备，向所述输入输出管理器发送所述第一缓存设备的标识和所述第一缓存地址；

所述输入输出管理器根据所述第一缓存设备的标识和所述第一缓存地址，通过所述交换设备，向所述第一缓存地址写入所述待写入数据。

结合本发明第一方面，第一种可能的实施方式中，所述数据写请求携带待写入数据地址；所述方法还包括：所述输入输出管理器接收所述第一缓存设备发送的所述待写入数据写成功响应；

所述输入输出管理器，通过所述交换设备，通知所述第一控制器所述待写入数据写入所述第一缓存地址；

所述第一控制器根据所述通知，建立所述待写入数据地址、所述第一缓存设备标识和所述第一缓存地址的对应关系。

结合本发明第一方面，第二种可能的实施方式中，所述存储阵列还包括第二缓存设备，所述第二缓存设备与所述交换设备连接；所述方法还包括：

所述第一控制器根据所述数据写请求，获取所述第二缓存设备中为所述待写入数据分配的第二缓存地址；

所述第一控制器通过所述交换设备，向所述输入输出管理器发送所述第二缓存设备的标识和所述第二缓存地址；

所述输入输出管理器，根据所述第二缓存设备的标识和所述第二缓存地址，通过所述交换设备，向所述第二缓存地址写入所述待写入数据。

结合本发明第一方面，第三种可能的实施方式中，所述存储阵列还包括第二缓存设备，所述第二缓存设备与所述交换设备连接；所述方法还包括：

所述第一控制器根据所述数据写请求，获取所述第二缓存设备中为所述待写入数据分配的第二缓存地址；

所述第一控制器通过所述交换设备，向所述第一缓存设备发送数据写入指令；所述数据写入指令携带所述第二缓存设备的标识和所述第二缓存地址；

所述第一缓存设备根据所述数据写入指令，通过所述交换设备，向所述第二缓存地址写入所述待写入数据。

结合本发明第一方面，第四种可能的实施方式中，所述数据写请求携带待写入数据地址；所述待写入数据地址包括所述待写入数据所在的目标逻辑单元LU的标识、所述待写入数据的逻辑块地址和所述待写入数据的长度；所述输入输出管理器，通过所述交换设备，发送所述数据写请求至所述第一控制器，具体包括：