[实用新型]一种半导体器件

说明书

技术领域

本实用新型属于半导体制造工艺技术领域，涉及一种半导体器件。

背景技术

超结金属氧化物半导体场效应晶体管(Super-junction MOSFET)是一种新型的功率器件，由于其特殊的纵向PN柱交替结构，电荷可以相互补偿，在器件截止状态时，施加较低的电压可以使P型区和N型区在采用较高掺杂浓度时能实现较高的击穿电压，同时获得更低的导通电阻。

在超结器件制作工艺中，通常是先形成一特定掺杂类型的半导体衬底，并在该特定掺杂类型半导体衬底上的特定区域进行相反类型掺杂，从而形成P型区、N型区交叉的超结结构。以超结NMOS晶体管为例，半导体衬底掺杂为N型，对于P型区的形成方法基本有两种：一种方法是多次光刻、P型注入和外延生长的方法，其特点是工艺简单，但由于多次光刻、注入和外延，成本很高；另一种方法是在特定半导体衬底上进行P型区硅刻蚀形成沟槽(Trench)，之后采用外延填充方法在沟槽中填充P型硅，从而形成P型区，其特点是成本很低，但工艺复杂，技术难度很大。

图1所示为采用外延填充方法制作超结金属氧化物半导体场效应晶体管的第一步，在特定掺杂类型的半导体衬底10上形成一介质层11。接着，如图2所示，进行刻蚀在特定掺杂类型的半导体衬底10中形成沟槽12，其中沟槽12的侧壁与半导体衬底10水平面之间具有一夹角θ1，θ1一般在80～89.5度之间，且θ1越小，外延填充的效果越好，但对耐压等参数有影响。之后，采用常规外延填充工艺在沟槽12中填充外延层，由于淀积原理，外延填充过程中，如图3所示，沟槽顶部的气氛利于淀积从而在沟槽顶部先封口，因此在沟槽12的顶部形成外延堆积13，导致沟槽12内部空间未填满留下一道缝隙13a，在沟槽的倾斜度θ1越接近90度的时候，外延填充的能力越差，越容易形成大的缝隙，在严重的情况下甚至出现大的空洞。缝隙和空洞的存在使硅原子和掺杂原子排列不连续形成缺陷，导致器件工作中，特别是高压情况下容易发生漏电，影响器件的性能和可靠性。

实用新型内容

本实用新型的目的在于提供一种半导体器件，无需采用技术难度较大的常规外延掺杂工艺，有利于形成没有缝隙或空洞的填充层，提高器件的性能和可靠性。

为了解决上述问题，本实用新型提供一种一种半导体器件，包括：

具有特定掺杂类型的半导体衬底；

形成于所述半导体衬底中的沟槽；

采用与所述半导体衬底的掺杂类型相反的液态掺杂源进行扩散形成于所述沟槽周围的半导体衬底中与所述半导体衬底的掺杂类型相反的掺杂区；以及

形成于所述沟槽中的填充层。

可选的，所述填充层是二氧化硅或者非掺杂多晶硅。

可选的，所述半导体器件是超结金属氧化物半导体场效应晶体管。

与现有技术相比，本实用新型在特定掺杂类型的半导体衬底上形成沟槽后，采用与所述半导体衬底的掺杂类型相反的液态掺杂源进行扩散，所述液态掺杂源覆盖阻挡层表面，并在所述沟槽周围的半导体衬底中形成与所述半导体衬底的掺杂类型相反的掺杂区，无需采用工艺复杂、技术难度较大的常规外延掺杂工艺，降低了工艺难度。另外，本实用新型在形成掺杂区后，采用填充性较佳的介质材料如二氧化硅或者非掺杂多晶硅进行沟槽填充，有利于形成没有缝隙或空洞的填充层，使沟槽内部填充没有缺陷，降低了对沟槽刻蚀工艺的要求，保证器件的高压性能和可靠性要求。

附图说明

参照附图，根据下面的详细描述，可以更加清楚地理解本实用新型。为了清楚起见，图中各个层的相对厚度以及特定区的相对尺寸并没有按比例绘制。在附图中：

图1～3是现有技术的半导体器件形成过程中的器件剖面结构示意图；

图4是本实用新型一实施例的半导体器件形成方法的流程示意图；

图5～11是本实用新型一实施例的半导体器件形成过程中的器件剖面结构示意图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图对本实用新型的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本实用新型内涵的情况下做类似推广，因此本实用新型不受下面公开的具体实施的限制。

参见图4，本实用新型提供一种半导体器件形成方法，包括如下步骤：

S11：提供具有特定掺杂类型的半导体衬底；

S12：在所述半导体衬底上形成介质层；