[实用新型]V-by-One接口超高清图像信号源

权利要求书

1.V-by-One接口超高清图像信号源，由ARM模块、FPGA模块、LVDS_TO_VBO模块、16LANE V-by-One输出模块、4CH LVDS输出模块、DDR3内存条模块、SD卡模块、PS/2模块、红外接收模块、OLED模块、RS232模块组成；其特征在于，所述16LANE V-by-One输出模块的输出端设置有16LANE V-by-One差分信号输出端口，输入端连接在所述的LVDS_TO_VBO模块；所述4CH LVDS输出模块的输出端设置有4通道LVDS差分输出端口，输入端连接在所述的FPGA模块；所述DDR3内存条模块由所述的FPGA模块控制；所述的FPGA模块由所述的ARM模块控制；所述的SD卡模块由所述的ARM模块控制；所述的OLED模块由所述的ARM模块控制；所述的ARM模块由所述的PS/2模块、所述的红外接收模块和所述的RS232模块控制。

2.根据权利要求1所述的V-by-One接口超高清图像信号源，其特征在于，16LANE V-by-One输出模块将FPGA模块产生的16CH LVDS信号经过8片THCV215芯片转换成16LANE V-by-One信号，构成16LANE V-by-One输出模块。

3.根据权利要求1所述的V-by-One接口超高清图像信号源，其特征在于，FPGA模块内部由ArmCtrl模块、Ddr3Ctrl模块、IntImgGen模块、VdoTimeGen模块、VdoDataGen模块、CrossBar模块、16CH LVDS模块组成；其特征在于，所述ArmCtrl模块用于与所述的ARM模块通信；所述Ddr3Ctrl模块用于读写所述的DDR3内存条模块；所述VdoTimeGen模块由所述ArmCtrl模块控制产生视频时序信号；所述的VdoDataGen模块由所述的ArmCtrl模块控制，按照所述的VdoTimeGen模块所产生的视频时序信号产生图像数据；所述CrossBar模块接收所述VdoDataGen模块产生的图像数据，并在所述ArmCtrl模块指定坐标位置上叠加十字光标到图像数据上；所述16CH LVDS模块输出所述的CrossBar模块输出的视频数据；所述的IntImgGen模块由所述的ArmCtrl模块控制产生内置图像并写到所述的DDR3内存条模块。

4.根据权利要求1所述的V-by-One接口超高清图像信号源，其特征在于，可以输出内置图像和外置图像，内置图像由IntImgGen模块产生并写到DDR3内存条模块中；外置图像以BMP格式的方式放置在SD卡模块中，上电后ARM模块读取放置在SD卡模块中的BMP图像并通过FPGA模块写到DDR3内存条模块中。

5.根据权利要求1所述的V-by-One接口超高清图像信号源，其特征在于，由ARM模块实时读取连接在PS/2模块的鼠标的坐标，并更新所述FPGA模块的十字光标坐标值。

6.根据权利要求1所述的V-by-One接口超高清图像信号源，其特征在于，由RS232模块通过电脑控制输出信号参数、控制输出图像切换、控制输出信号开关。

7.根据权利要求1所述的V-by-One接口超高清图像信号源，其特征在于，由鼠标通过PS/2模块控制输出图像切换、控制输出信号开关。

8.根据权利要求1所述的V-by-One接口超高清图像信号源，其特征在于，由红外遥控器通过红外接收模块控制输出图像切换、控制输出信号开关。