[实用新型]一种抑制背栅效应的砷化镓基赝配高电子迁移率晶体管材料结构

说明书

技术领域

本实用新型属于化合物半导体材料技术领域，涉及一种由分子束外延生长的并且抑制背栅效应的砷化镓(GaAs)基赝配高电子迁移率晶体管材料结构。

背景技术

GaAs基高电子迁移率晶体管具有优异的高频、高速、低噪声等特性，在微波集成电路应用方面具有重要的地位，被广泛地应用于移动通信、卫星通信、光纤通信、毫米波军用雷达等领域。随着集成电路技术的不断升级换代，芯片的集成度越来越高，器件密度越来越大，器件之间的距离也越来越小。因此，器件之间的电学隔离就变得十分重要。而当背栅效应存在的时候，集成电路芯片中的器件之间就会产生相互干扰，影响器件特性。所谓的背栅效应就是：对于制备在半绝缘GaAs衬底上的场效应晶体管器件(FET)，当器件邻近的电极施加一个负偏压时，器件的源漏电流会随着负偏压的增加而减小。背栅效应的存在会影响集成电路的集成度，抑制集成电路芯片的性能提高。背栅效应作为一种有害的寄生效应，与GaAs衬底的电学特性以及器件制造工艺都有关系。

对于分子束外延生长的晶体管材料，一般认为背栅效应来自于衬底与外延层界面存在的p型深能级缺陷，与衬底表面的碳污染有关。在分子束外延生长前，需要把GaAs衬底表面的氧化层用加热的方法脱附掉。这个脱附温度不足以将衬底表面的碳污染除去。因此，在随后的生长中，这些碳污染物会进入到外延生长的缓冲层中，在靠近衬底界面处形成一层弱p型的深能级缺陷层，正是这个弱p型的深能级层引起了背栅效应。背栅效应引起的器件之间的相互干扰可以通过电路设计和器件制造工艺加以抑制。但是，如果能在外延材料生长阶段就消除引起背栅效应的影响，将对器件制造和电路设计提供更大的灵活性和便利。

发明内容

本实用新型的目的是提供一种带低温GaAs(LT-GaAs)缓冲层的赝配高电子迁移率晶体管(pHEMT)材料结构。材料结构由分子束外延方法生长的砷化镓(GaAs)、铝镓砷(AlGaAs)、铟镓砷(InGaAs)、铟镓磷(InGaP)各层组成。这种pHEMT结构可以在很大程度上消除背栅效应的影响，为后续的芯片设计以及器件制造提供便利条件。

为达到上述目的，本实用新型采用的技术方案为一种抑制背栅效应的砷化镓基赝配高电子迁移率晶体管材料结构，该结构包括半绝缘GaAs衬底(1)、LT-GaAs缓冲层(2)、常温GaAs缓冲层(3)、GaAs/AlGaAs超晶格(SL)缓冲层(4)、下AlGaAs势垒层(5)、下平面掺杂层(6)、下AlGaAs空间隔离层(7)、InGaAs沟道层(8)、上AlGaAs空间隔离层(9)、上平面掺杂层(10)、上AlGaAs势垒层(11)、第二InGaP阻断层(12)、GaAs次帽层(13)、第一InGaP阻断层(14)、重掺杂GaAs帽层(15)。

具体而言，在半绝缘GaAs衬底(1)上依次生长LT-GaAs缓冲层(2)、常温GaAs缓冲层(3)、GaAs/AlGaAs超晶格(SL)缓冲层(4)、下AlGaAs势垒层(5)、下平面掺杂层(6)、下AlGaAs空间隔离层(7)、InGaAs沟道层(8)、上AlGaAs空间隔离层(9)、上平面掺杂层(10)、上AlGaAs势垒层(11)、第二InGaP阻断层(12)、GaAs次帽层(13)、第一InGaP阻断层(14)、重掺杂GaAs帽层(15)。

所述LT-GaAs缓冲层(2)是利用低温外延方法生长在半绝缘GaAs衬底上，其厚度可以为200至500纳米。目的是利用低温生长引入的大量n型深能级缺陷来冻结衬底表面的弱型深能级缺陷，以消除背栅效应。

所述常温GaAs缓冲层(3)是利用正常温度生长在LT-GaAs上。其目的是将衬底和LT-GaAs与电子沟道隔离开来，以减少缺陷对电子沟道层的影响。

所述GaAs/AlGaAs超晶格(SL)缓冲层(4)生长在常温GaAs上。其目的是进一步将衬底和LT-GaAs与电子沟道隔离，同时其高势垒阻止电子从沟道向衬底方向扩散。

常温GaAs缓冲层(3)和超晶格(4)可以组合，也可以单独构成缓冲层，总厚度应是300纳米以上。较厚的缓冲层效果更好，但是生产成本增加。

所述下AlGaAs势垒层(5)生长在GaAs/AlGaAs超晶格缓冲层上，其作用是阻止电子向衬底方向扩散。

所述下平面掺杂层(6)是生长在下AlGaAs垒层上，其为硅掺杂，是为电子沟道提供二维电子气。

所述下AlGaAs空间隔离层(7)是生长在下平面掺杂层上，其作用是将下掺杂面的施主杂质与沟道二维电子气隔离开，减少电离杂质散射，提高电子迁移率。