[实用新型]一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统

权利要求书

1.一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，主要由驱动芯片M，以及与驱动芯片M相连接的驱动电路和自激混合电路组成；所述自激混合电路由与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路，以及该自锁光激发电路相连接的自举电路组成；其中，自锁光激发电路由或非门IC1，或非门IC2，或非门IC3，一端与功率放大器P1的正极输入端相连接、另一端经电位器R5后接地的光电池CDS，以及串接在或非门IC3的正极输入端与输出端之间的电容C3组成；所述或非门IC1的正极输入端与光电池CDS与电位器R5的连接点相连接，其负极输入端与或非门IC2的输出端相连接，而其输出端则与或非门IC2的正极输入端相连接；或非门IC3的输出端与同相交流信号放大电路相连接，或非门IC2的负极输入端与自举电路相连接，其特征在于，在或非门IC2的输出端与或非门IC3的负极输入端之间串接有逻辑保护射极耦合式放大电路；该逻辑保护射极耦合式放大电路主要由三极管Q2，三极管Q3，功率放大器P2，功率放大器P3，串接在功率放大器P2的负极输入端与输出端之间的电阻R10，串接在功率放大器P3的正极输入端与输出端之间的极性电容C15，串接在功率放大器P2的正极输入端与三极管Q2的集电极之间的电阻R9，串接在三极管Q2的集电极与三极管Q3的基极之间的电阻R11，与电阻R11相并联的电容C9，负极与功率放大器P2的正极输入端相连接、正极经电阻R12后与三极管Q2的发射极相连接的极性电容C8，串接在三极管Q3的基极与极性电容C8的正极之间的电阻R13，正极与三极管Q3的发射极相连接、负极顺次经稳压二极管D2和电阻R14后与功率放大器P2的输出端相连接的电容C10，P极与功率放大器P3的输出端相连接、N极经电阻R16和电阻R15后与稳压二极管D2与电阻R14的连接点相连接的二极管D3，以及P极与电容C10的负极相连接、N极与二极管D3与电阻R16的连接点相连接的稳压二极管D4组成；所述三极管Q2的基极与极性电容C8的正极相连接，其发射极与三极管Q3的发射极相连接，其集电极与功率放大器P2的负极输入端相连接；三极管Q3的集电极与功率放大器P3的负极输入端相连接，功率放大器P3的正极输入端与功率放大器P2的输出端相连接；极性电容C8的正极与或非门IC2的输出端相连接，而电阻R16与电阻R15的连接点则与或非门IC3的负极输入端相连接。

2.根据权利要求1所述的一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，其特征在于，所述同相交流信号放大电路由功率放大器P1，一端与驱动芯片M的VCC管脚相连接、另一端与功率放大器P1的正极输入端相连接的电阻R7，一端与功率放大器P1的负极输入端相连接、另一端与或非门IC2的输出端相连接的电阻R6，以及正极与功率放大器P1的正极输入端相连接、负极外接电源的极性电容C4组成，所述功率放大器P1的输出端与驱动芯片M的INP管脚相连接。

3.根据权利要求2所述的一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，其特征在于，所述自举电路由场效应管MOS，一端与场效应管MOS的源极相连接、另一端接地的电阻R4，负极与场效应管MOS的栅极相连接、正极经电阻R1后与场效应管MOS的漏极相连接的极性电容C1，与极性电容C1相并联的电阻R2，正极与极性电容C1的正极相连接、负极与或非门IC2的负极输入端相连接的极性电容C2，以及一端与极性电容C2的正极相连接、另一端接地的电阻R3组成；所述场效应管MOS的漏极与光电池CDS和电阻R7的连接点相连接。

4.根据权利要求3任一项所述的一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，其特征在于，所述驱动电路由变压器T，串接于驱动芯片M的VCC管脚与BOOST管脚之间的二极管D1，串接于驱动芯片M的BOOST管脚与TG管脚之间的电容C5，串接于驱动芯片M的TG管脚与TS管脚之间的电阻R8，以及基极与驱动芯片M的TG管脚相连接、集电极顺次经电容C6和电容C7后接地、而发射极接地的晶体管Q1组成；所述变压器T的原边线圈的同名端与电容C6和电容C7的连接点相连接，其非同名端则与晶体管Q1的发射极相连接后接地；同时，晶体管Q1的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Y1和抽头Y2。

5.根据权利要求4所述的一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，其特征在于，所述驱动芯片M为LTC4440A集成芯片。