[实用新型]用于集成电路的静电放电触发电路有效
| 申请号: | 201420697453.X | 申请日: | 2014-11-20 |
| 公开(公告)号: | CN204180038U | 公开(公告)日: | 2015-02-25 |
| 发明(设计)人: | 蔡小五;魏俊秀;吕川;高哲;梁超;闫明;刘兴辉 | 申请(专利权)人: | 辽宁大学 |
| 主分类号: | H03K17/687 | 分类号: | H03K17/687 |
| 代理公司: | 沈阳杰克知识产权代理有限公司 21207 | 代理人: | 罗莹 |
| 地址: | 110000 辽宁*** | 国省代码: | 辽宁;21 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 用于 集成电路 静电 放电 触发 电路 | ||
1.用于集成电路的静电放电触发电路,包括有电阻、PMOS晶体管、NMOS晶体管和由PMOS晶体管及NMOS晶体管组成的反相器,其特征在于:
电阻(1)一端连接在电源上,另一端与NMOS晶体管I(2)的栅极相连,NMOS晶体管I(2)的源极与漏极相连接地;
PMOS晶体管I(8)与NMOS晶体管II(3)组成反相器I(11),PMOS晶体管II(9)与NMOS晶体管III(4)组成反相器II(12),PMOS晶体管III(10)与NMOS晶体管IV(5)组成反相器III(13),其中PMOS晶体管I(8)、PMOS晶体管II(9)、PMOS晶体管III(10)的漏极接电源,NMOS晶体管II(3)、NMOS晶体管III(4)、NMOS晶体管IV(5)的源极接地,反相器I(11)的输入端连接在NMOS晶体管I(2)的栅极,反相器I(11)输出端连接在反相器II(12)的输入端,反相器II(12)的输出端连接反相器III(13)的输入端;
NMOS晶体管V(6)的栅极和漏极连接在反相器III(13)的输出端,源极接地;
NMOS晶体管VI(7)漏极连接电源,栅极连接在反相器III(13)的输出端,源极接地。
2.根据权利要求1所述的用于集成电路的静电放电触发电路,其特征在于:所述的NMOS晶体管VI(7)为BigFET晶体管。
3.根据权利要求1所述的用于集成电路的静电放电触发电路,其特征在于:NMOS晶体管V(6)为低阈值电压NMOS晶体管。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于辽宁大学,未经辽宁大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201420697453.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种低相噪小步进本振模块
- 下一篇:包芯线生产设备的速度同步器





