[实用新型]GOI_TDDB测试电路结构有效
| 申请号: | 201420635543.6 | 申请日: | 2014-10-29 |
| 公开(公告)号: | CN204144249U | 公开(公告)日: | 2015-02-04 |
| 发明(设计)人: | 朱月芹;宋永梁 | 申请(专利权)人: | 中芯国际集成电路制造(北京)有限公司 |
| 主分类号: | H01L23/544 | 分类号: | H01L23/544;H01L23/62;H01L23/58 |
| 代理公司: | 上海光华专利事务所 31219 | 代理人: | 李仪萍 |
| 地址: | 100176 北京市大兴区大*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | goi_tddb 测试 电路 结构 | ||
技术领域
本实用新型涉及半导体测试技术领域,特别是涉及一种GOI_TDDB测试电路结构。
背景技术
MOS(Metal Oxide Semiconductor,金属氧化物半导体)器件的栅极结构由衬底上形成的栅氧层以及沉积于栅氧层上的多晶硅层组成,其中衬底材料如硅衬底,栅氧层的材料为二氧化硅。栅氧层的漏电流与栅氧层质量关系极大,漏电增加到一定程度即构成击穿。随着超大规模集成电路器件尺寸等比例缩小,芯片面积不断增大,相应地栅氧层的总面积也增大,存在缺陷的概率将增加,同时栅氧层的厚度随着集成电路器件尺寸的缩小也在不断的减小,但是加载到栅极的电压并未随着集成电路器件尺寸等比例缩小而同比例的减小,这便导致栅氧层中电场强度的增加,所以栅氧层击穿在MOS器件的各种失效现象中最为常见。所以栅氧层的完整性和抗击穿能力将直接影响到MOS器件的使用寿命。
半导体的GOI_TDDB(Gate Oxide Integrity_Time Dependent Dielectric Breakdown,栅氧完整性_经时击穿)测试是半导体测试中的一项非常重要的测试项目。它可以用来预测半导体器件的使用寿命。
栅氧完整性(GOI)测试是验证栅氧层质量的测试过程。在半导体器件的制造过程中,一般都要形成专门的测试结构用于栅氧层完整性测试,检测栅氧层中是否存在缺陷,防止栅氧层缺陷造成器件的可靠性下降。类似的,在互连结构形成之后,需要对相邻互联结构之间的介质层的完整性测试,防止由于离子扩散等缺陷造成介质层的击穿电压下降,使得器件的可靠性下降。
经时击穿(TDDB)测试属于一种加速测试,它通过实测击穿电量QBD、击穿时间tBD等大量数据的统计分布来表征栅氧层的质量,并可通过它来预测栅氧层的寿命。通常是在栅极上加恒定的电压,经过一段时间后,栅氧层就会被击穿,在栅极上施加恒定电压开始到栅氧层被击穿结束的这段期间所经历的时间就是在该条件下的栅氧层寿命。常用的TDDB寿命评价方法可分为恒定电压法、恒定电流法、斜坡电压法和斜坡电流法。
现有的GOI_TDDB测试电路结构如图1所示,由图1可知,所示测试电路结构中包括一个MOS晶体管10和四个焊垫,所述MOS晶体管10的栅极101与一第一焊垫11相连接,所述MOS晶体管10的源极102与一第二焊垫12相连接,所述MOS晶体管10的漏极103与一第三焊垫13相连接,所述MOS晶体管10的衬底104与一第四焊垫14相连接。测试时,对所述第一焊垫11、所述第二焊垫12、所述第三焊垫13和所述第四焊垫14上分别接入相应的测试电压,如所述第一焊垫11上施加栅压,所述第二焊垫12、所述第三焊垫13和所述第四焊垫14分别接地,即可进行GOI_TDDB的测试。
但是,现有的GOI_TDDB测试电路结构中只有一个MOS晶体管,一次只能对一个MOS晶体管进行测试,完成多个MOS晶体管测试的周期较长。同时,测试的时候,是通过测试探针在每个焊垫上施加所需的测试电压的,又由于在测试的过程中,如果栅氧层存在问题,在测试的电路中就会出现比较大的瞬间击穿电流,所述瞬间击穿电流容易对所述测试探针造成损坏。
因此,提供一种改进型的GOI_TDDB测试电路结构非常必要。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种GOI_TDDB测试电路结构,用于解决现有技术中由于一个测试电路结构中只有一个MOS晶体管,一次只能对一个MOS晶体管进行测试,完成多个MOS晶体管测试的周期较长的问题;以及由于测试结构中没有保护结构,在测试过程中,如果栅氧层存在问题,测试电路中会出现比较大的瞬间击穿电流,容易对测试探针造成损坏的问题。
为实现上述目的及其他相关目的,本实用新型提供一种GOI_TDDB测试电路结构,所述GOI_TDDB测试电路结构至少包括:第一焊垫、第二焊垫和第三焊垫;多个第四焊垫,位于所述第一焊垫与所述第二焊垫之间;多个MOS晶体管,位于所述第四焊垫与相邻焊垫之间;所述MOS晶体管包括栅极、源极、漏极和衬底,所述MOS晶体管的栅极分别电连接至相邻的所述第四焊垫,且各个所述MOS晶体管的栅极通过并联支路并联在一起并电连接至所述第一焊垫,所述MOS晶体管的源极和所述MOS晶体管的漏极电连接至所述第二焊垫相连接,所述MOS晶体管的衬底电连接至所述第三焊垫相连接;多个二极管,位于所述各并联支路上;所述二极管包括正极和负极;多个保险丝,位于所述各并联支路上。
作为本实用新型的GOI_TDDB测试电路结构的一种优选方案,所述保险丝的材质为金属或多晶硅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201420635543.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:倒装结构发光二极管
- 下一篇:太阳能电池用酸碱液残留硅片清洗机





