[实用新型]一种DFTI总线编解码电路

说明书

技术领域

本实用新型属于电子技术类，应用于航空电子技术领域，特别是涉及一种DFTI总线编解码电路。

背景技术

DFTI总线通讯技术应用于各种航空机载设备上，是一种常用的数据通讯总线。

传统的DFTI总线通讯一般采用现有的DFTI总线驱动器、编解码协议芯片、移位寄存器配合微处理器来实现。如一种现有的DFTI通讯技术由“HDI15530+MAX488”芯片组合实现1路接收1路发送。因而这种DFTI通讯需要的电路多，印制板占用面积大，难以满足多通道、小型化的要求，而且这两种方式的数据处理依赖处理器，会大量占用处理器的时间，效率较低。

发明内容

发明目的：为了解决现有技术难以实现小型化多通道的问题，本实用新型提供了一种在较小的面积上实现多通道通讯的DFTI总线信号编解码电路。

技术方案：一种DFTI总线信号编解码电路，基于相连的接收、发送驱动芯片MAX488和可编程逻辑器件，所述可编程逻辑器件芯片内集成有编码器2、控制寄存器3、并串转换器4、数据发送缓冲区5、解码器7、串并转换器8、数据接收缓冲区9，其中，发送电路经驱动器1与编码器2相连，编码器2与并串转换器4以及数据发送缓冲区5顺次相接，同时，所述编码器2、并串转换器4以及数据发送缓冲区5均与控制寄存器3相连，所述接收电路经驱动器1与可编程逻辑器件内的解码器7相连，解码器7与串并转换器8以及数据接收缓冲区9顺次相接，所述解码器7、串并转换器8以及数据缓冲区5均与控制寄存器3相连，控制寄存器3、数据发送缓冲区5和数据接收缓冲区9均连接于数据总线10后与控制器6相接，所述的驱动器1实现DFTI总线信号与TTL电平之间的转换，所述的串行数据解码器7将差分的DFTI数据转化成串行数据流，所述的串行数据编码器2将要发送的串行数据按照DFTI格式进行编码发送，并串数据转换器4和串并数据转换器8分别将并行发送数据转化成串行数据流，以及将接收到的串行数据转换成并行数据，所述的数据接收缓冲区9和数据发送缓冲区5将数据打包存放；数据总线10的数据存放到数据发送缓冲区5中，并串转换器4的并串转换后再经编码器2的位编码，然后传输至MAX488，其间根据读取数据长度寄存器3对数据进行地址计数，所述MAX488发出的信号由解码器7进行位解码后由串并转换器8进行串并转换，一路进行超时处理，另一路由校验模块进行奇偶校验。

并串转换器4连接有奇偶校验模块和地址计数模块。

有益效果：本实用新型DFTI总线信号编解码电路在可编程逻辑器件上实现DFTI通讯。采用“MAX488+可编程逻辑器件”的芯片组合实现DFTI总线信号的接收和发送。通过硬件描述语言实现单通道的收发功能，然后在可编程逻辑器件上进行多通道例化来实现多通道DFTI通讯能力，提高了集成度，减小了所占印制板的面积，缩短了处理器的时间，提高了效率。

附图说明

图1是本实用新型DFTI总线信号编解码电路的结构框图；

图2是本实用新型DFTI总线信号编码电路的原理框图；

图3是本实用新型DFTI总线信号解码电路的原理框图；

其中图1中，1-驱动器、2-编码器、3-控制寄存器、4-并串转换器、5-数据发送缓冲区、6-控制器、7-解码器、8-串并转换器、9-数据接收缓冲区、10-数据总线。

具体实施方式

下面结合附图通过具体实施方式对本实用新型作进一步的详细说明:

请参阅图1，其是本实用新型DFTI总线信号编解码电路的结构框图。本实用新型DFTI总线信号编解码电路采取的方案是在可编程逻辑器件上实现DFTI通讯。通过硬件描述语言实现单通道的收发功能，然后在可编程逻辑器件上进行多通道例化来实现多通道DFTI通讯能力。该编、解码电路的编码发送电路和解码接收电路互相独立，但共用数据地址总线。