[实用新型]一种硅基微显示器集成异步传输移位寄存器电路

权利要求书

1.一种硅基微显示器集成异步传输移位寄存器电路，其特征在于该电路包括：

M x N个异步传输移位寄存器数据移位传输单元电路，其中M和N分别代表硅基微显示器的列分辨率和行分辨率，每一个异步传输移位寄存器数据移位传输单元电路包括D触发器、二反相输入或门、二输入或非门、传输门TGA和传输门TGB电路；D触发器的数据输入端和二输入或非门电路的一个输入端连在一起，并与前级数据输出端相连，D触发器的正相时钟输入端CK与传输门TGB的输出端相连，D触发器的反相时钟输入端BCK与传输门TGA的输出端相连，D触发器的正相输出端Q连接到下一级的数据输入端，并与二输入或非门电路的另一个输入端相连，D触发器的反相输出端BQ作为本级反相输出端，并与二反相输入或门的一个输入端相连；二反相输入或门的另一个输入端与前级单元电路的反相输出端相连；所述的D触发器双向时钟在传输门TGA和TGB的控制下工作；传输门TGA和TGB都有三个输入端，传输门TGA和TGB的反相控制输入端连在一起，并与二输入与非门的输出端相连；传输门TGA和TGB的正相控制输入端连在一起，并与二反相输入或门的输出端相连；在行扫描移位寄存器电路中，传输门TGA的信号输入端与外部全局双向时钟信号的BGVCK相连，传输门TGB的信号输入端与外部全局双向时钟信号的GVCK相连，在列扫描移位寄存器电路中，传输门TGA的信号输入端与外部全局双向时钟信号的BGHCK相连，传输门TGB的信号输入端与外部全局双向时钟信号的GHCK相连；传输门TGA的输出端与D触发器的反相时钟输入端BCK相连，传输门TGB的输出端与D触发器的正相时钟输入端CK相连。

2.根据权利要求1所述的硅基微显示器集成异步传输移位寄存器电路，其特征在于在所述的M个列扫描数据移位传输单元电路中，第一级单元电路的本级数据输入端与外部的行同步信号HS相连，同时连到行同步反相器的输入端，行同步反相器的输出端与二反相输入或门的一个输入端相连；其后的各单元电路的数据输入端均与其前面的单元电路的数据输出端相连，二反相输入或门的另一个输入端与本级反相输出端相连，构成硅基微显示器M级列扫描移位寄存器电路。

3.根据权利要求1所述的硅基微显示器集成异步传输移位寄存器电路，其特征在于在所述的N个行扫描数据移位传输单元电路中，第一级单元电路的本级数据输入端与外部的场同步信号VS相连，同时连到场同步反相器的输入端，场同步反相器的输出端与二反相输入或门的一个输入端相连；其后的各单元电路的数据输入端均与其前面的单元电路的数据输出端相连，二反相输入或门的另一个输入端与本级反相输出端相连，构成硅基微显示器N级行扫描移位寄存器电路。

4.根据权利要求1所述的硅基微显示器集成异步传输移位寄存器电路，其特征在于，所述的M级列扫描电路移位寄存器各单元电路的双相时钟信号均分别连在一起，正相时钟信号与GHCK相连，反相时钟信号与BGHCK相连；所述的N级行扫描电路移位寄存器各单元电路的双相时钟信号均分别连在一起，正相时钟信号与GVCK相连，反相时钟信号与BGVCK相连。