[实用新型]一种电阻分压PCB板及其芯片

说明书

技术领域

本申请涉及集成电路技术领域，更具体地说，涉及一种电阻分压PCB板及其芯片。 

背景技术

在集成电路设计过程中，各个元器件之间需要具有很高的匹配精度。在电阻分压电路板中主要考虑的是电阻与电阻之间的匹配问题，电阻分压电路普遍设计在集成电路PCB板中，用于集成电路设计过程中的高压转低压的电压检测，所述电阻分压电路的匹配精度主要取决于下拉电阻和其他电阻(输出电阻和分压电阻以及并联分压电阻)的比值。 

但是现有技术中，在电阻分压电路板的制作过程中，并没有对下拉电阻和其他电阻(输出电阻和分压电阻、并联分压电阻)进行很好的匹配，导致下拉电阻和其他电阻之间存在一定的误匹配，所述电阻分压电路板在使用过程中，存在热梯度问题和集成电路封装后的局部应力问题，造成所述电阻分压电路板的精确度降低。例如，所述电阻分压电路板不同位置的温度不同，导致造成电阻分压电路板温度较高的区域内电阻阻值的变化量，明显大于其他区域内电阻阻值的变化量，从而造成所述电阻分压电路板的额定分压与实际分压存在较大误差。 

实用新型内容

有鉴于此，本申请提供一种电阻分压PCB板及其芯片，用于解决现有技术中分压电路的额定分压与实际分压存在较大误差的问题。 

为了实现上述目的，现提出的方案如下： 

一种电阻分压PCB板，包括： 

M行排列每行N个并且呈蛇形连接的电阻组，每个电阻组包括：A1个下拉电阻、A2个输出电阻、A3个第一分压电阻、A4个第二分压电阻、An个第X分压电阻，其中M、N、X、A1、A2、A3、A4、An为正整数； 

上述所有的电阻串联形成电阻串，所述电阻串的尾端通过下拉电阻接地，其中种类相同的电阻之间直接串联，下拉电阻串未与地相连的一端与输出电阻串的尾端相连、并作为所述PCB板的信号输出端。 

优选的，上述电阻分压PCB板中，若下拉电阻的个数大于M*N*A1，将余出的下拉电阻作为假电阻，其中多余出的下拉电阻个数不大于(A1)/2；若下拉电阻的个数为不足M*N*A1，采用假电阻作为下拉电阻对所述下拉电阻进行补足，其中补足的假电阻的个数小于(A1)/2； 

若输出电阻的个数大于M*N*A2，将余出的输出电阻作为假电阻，其中多余出的输出电阻个数不大于(A2)/2；若输出电阻的个数为不足M*N*A2，采用假电阻作为输出电阻对所述输出电阻进行补足，其中补足的假电阻的个数小于(A2)/2； 

若第一分压电阻的个数大于M*N*A3，将余出的第一分压电阻作为假电阻，其中多余出的第一分压电阻个数不大于(A3)/2；若第一分压电阻的个数为不足M*N*A3，采用假电阻作为第一分压电阻对所述第一分压电阻进行补足，其中补足的假压电阻的个数小于(A3)/2； 

若第二分压电阻的个数大于M*N*A4，将余出的第二分压电阻作为假电阻，其中多余出的第二分压电阻个数不大于(A4)/2；若第二分压电阻的个数为不足M*N*A4，采用假电阻作为第二分压电阻对所述第二分压电阻进行补足，其中补足的假电阻的个数小于(A4)/2； 

第X分压电阻的个数大于M*N*An，将余出的第X分压电阻作为假电阻，其中多余出的第X分压电阻个数不大于(An)/2；若第X分压电阻的个数为不足M*N*An，采用假电阻作为第X分压电阻对所述第X分压电阻进行补足，其中补足的假电阻的个数小于(An)/2。 

优选的，上述电阻分压PCB板中，所述行数M可以等于2。 

优选的，上述电阻分压PCB板中，每行中的电阻组的个数相同。 

优选的，上述电阻分压PCB板中，所述第X分压电阻由多种电阻组成。 

优选的，上述电阻分压PCB板中，相邻的两个电阻组中的电阻的排列顺序相反。 

优选的，上述电阻分压PCB板中，并联电阻分压电阻，所述并联分压电阻作为假电阻设置在每行电阻组的边缘位置。 

优选的，上述电阻分压PCB板中，每个电阻组中的电阻的排列顺序可以为：输出电阻-下拉电阻-第一分压电阻-第二分压电阻-第X分压电阻，或：第X分压电阻-第二分压电阻-第一分压电-下拉电阻-输出电阻。 

优选的，所述电阻分压PCB板采用单层布线方式布线。 

一种电阻分压芯片，包括：上述任意一项中的电压分压PCB板。