[实用新型]一种快闪存储器

权利要求书

1.一种快闪存储器，其特征在于，包括：编程控制电路、编程监控电路、电压调节电路和闪存阵列；

所述编程控制电路的第一输入端与所述编程监控电路的第一输出端连接、第二输入端与所述闪存阵列的第一输出端连接、第一输出端与所述编程监控电路的第一输入端连接、第二输出端与所述闪存阵列的第一输入端连接；

所述编程监控电路的第二输出端与所述电压调节电路的第一输入端连接、第二输入端与所述电压调节电路的第一输出端连接；

所述电压调节电路的第二输出端与所述闪存阵列的第二输入端连接；

所述编程监控电路包括：数据读取电路、比较电路、调节电路和控制电路，其中，所述数据读取电路的第一输入端与所述编程控制电路的第一输出端连接、第二输入端与所述电压调节电路的第一输出端连接、第一输出端与所述比较电路的输入端连接，所述比较电路的输出端与所述调节电路的第一输入端连接，所述调节电路的输出端与所述控制电路的输入端连接，所述控制电路的第一输出端与所述编程控制电路的第一输入端连接、第二输出端与所述电压调节电路的第一输入端连接；

所述数据读取电路，用于读取所述闪存阵列中第一存储单元的所述编程性能参数；

所述比较电路，用于比较所述第一存储单元的编程性能参数是否超过预设阈值；

所述调节电路，用于当所述第一存储单元的编程性能参数超过预设阈值时，对目标存储单元的所述第一编程配置参数进行调节，以形成所述第二编程配置参数，所述目标存储单元包括所述第一存储单元和所述第一存储单元所在的闪存区块中的其余存储单元，所述闪存阵列包括至少一个闪存区块；

所述控制电路，用于向所述编程控制电路和/或所述电压调节电路输出所述第二编程配置参数。

2.根据权利要求1所述的快闪存储器，其特征在于，所述数据读取电路还用于读取所述闪存阵列中第一存储单元的所述第一编程配置参数；

所述数据读取电路的第二输出端与所述调节电路的第二输入端连接。

3.根据权利要求1所述的快闪存储器，其特征在于，

所述编程控制电路，用于通过地址信息，从所述闪存阵列中选取与所述地址信息对应的第一存储单元，并将所述第一存储单元的编程性能参数和第一编程配置参数发送至所述编程监控电路，以及记录所述编程监控电路发送的第二编程配置参数，并根据所述第二编程配置参数对所述第一存储单元所在的闪存区块中的存储单元进行编程；

所述电压调节电路，用于接收所述第二编程配置参数，并根据所述第二编程配置参数对所述闪存区块中的存储单元进行编程电压调节，将该编程电压调节的完成信息反馈至所述编程监控电路，以及将该编程电压调节后的电压发送至所述闪存阵列中的所述闪存区块进行编程；

所述闪存阵列，用于接受所述编程控制电路的编程控制和所述电压调节电路的编程电压控制，其中，所述闪存阵列包括至少一个闪存区块。

4.根据权利要求3所述的快闪存储器，其特征在于，所述编程性能参数包括编程时间和/或编程次数。

5.根据权利要求3所述的快闪存储器，其特征在于，所述第一编程配置参数包括编程并行度、编程电压和编程加压时间中的任一或其组合。

6.根据权利要求5所述的快闪存储器，其特征在于，调节所述第一存储单元的第一编程配置参数，包括：

调节所述第一存储单元的编程并行度、编程电压和编程加压时间中的任一或其组合。

7.根据权利要求6所述的快闪存储器，其特征在于，所述调节电路，具体包括：判断电路、逻辑电路、第一编程调节电路、第二编程调节电路和第三编程调节电路；

所述判断电路的第一输入端与所述比较电路的输出端连接、第二输入端与所述数据读取电路的第二输出端连接、输出端与所述逻辑电路的输入端连接，所述逻辑电路的输出端分别与所述第一编程调节电路、所述第二编程调节电路和所述第三编程调节电路的输入端连接，所述第一编程调节电路、所述第二编程调节电路和所述第三编程调节电路的输出端与所述控制电路的输入端连接；

所述判断电路，用于判断所述目标存储单元的编程并行度是否小于最大编程并行度，所述目标存储单元的编程电压是否小于最大编程电压，以及所述目标存储单元的编程加压时间是否小于最长编程加压时间；

所述逻辑电路用于在所述目标存储单元的编程并行度小于最大编程并行度时，选择所述第一编程调节电路进行调节；用于在所述目标存储单元的编程电压小于最大编程电压时，选择所述第二编程调节电路进行调节；以及用于在所述目标存储单元的编程加压时间小于最长编程加压时间时，选择所述第三编程调节电路进行调节；

所述第一编程调节电路用于对所述目标存储单元的编程并行度进行调节；

所述第二编程调节电路用于对所述目标存储单元的编程电压进行调节；

所述第三编程调节电路用于对所述目标存储单元的编程加压时间进行调节。