[实用新型]低相位噪声的集成化小数微波频率合成器

说明书

技术领域

 本实用新型属于通信技术领域，具体涉及一种低相位噪声的集成化小数微波频率合成器。

背景技术

频率合成技术（Synthesizer）是现代通讯系统的重要组成部分，它将一个具有高稳定度和高准确度的基准频率，经过四则运算，产生同样稳定度和基准度的合成频率。频率合成器就是用高精度晶体振荡器作为基准，通过合成技术能产生一系列具有一定频率间隔的高清度频率源，分直接合成和锁相环合成两种。锁相环合成法通过锁相环完成频率的加、减、乘、除运算，该方法结构简单，便于集成，且频谱纯度高，是当前使用最为广泛的频率合成技术。锁相环电路是一种以消除频率误差为目的的反馈控制电路，简称锁相环（PLL: Phase-Locked Loop），它的被控制量是相位，被控对象是压控振荡器。一般情况下，锁相环由三个基本单元构成：鉴相器、环路滤波器和压控振荡器，为减少相互间的干扰影响、增加隔离效果，每个单元模块一般都是采取独立供电，这样使得元件的数量会相应增多，所占印刷电路板的体积变大，调试测试过程变得复杂。

限制锁相环性能的主要因素有相位噪声、杂散频率和锁定时间。相位噪声是频率合成器中的一个最重要的性能指标。相位噪声相当于时域中的抖动，相位噪声是振荡器或锁相环在频域中的表现，它是锁相环中各器件所产生的噪声的均方根和。基于电荷泵的锁相环可以抑制环路滤波器带宽内的压控振荡器噪声，在环路带宽之外，压控振荡器噪声占主导地位。锁相环是一个反馈系统，其中的鉴相器（又称相位比较器）驱动反馈环路中的压控振荡器，使振荡器频率（或相位）精确跟踪所施加的参考频率，这中间通常需要用到滤波电路，对正/负误差信号作积分运算并使之平坦，同时提高环路稳定性。反馈路径中通常可包含分频器，分频器使输出频率（在压控振荡器的范围内）为参考频率的倍数，这个分频器的频率倍数N可以是整数，也可以是小数，相应的锁相环被称为“整数N分频锁相环”和“小数N分频锁相环”。小数N分频锁相环使锁相环输出的分辨率可以降至鉴相器频率的一小部分，如果锁相环中的鉴相器的输入频率为1 MHz，则可以产生分辨率为数百赫兹的输出频率，同时还可以维持较高的鉴相器频率，因此，小数N分频锁相环的N值显著小于整数N分频锁相环的N值；而且，由于电荷泵处的噪声以20*logN的比率累加到输出上，因此小数N分频锁相环的相位噪声可以得到显著改善。小数分频的另一个显著优势是可以改善锁定时间。但是，小数N分频锁相环也有其显著缺点，就是其杂散水平较高。    

鉴于上述已有技术，有必要加以改进，为此，本申请人作了有益的设计，下面将要介绍的技术方案便是在这种背景下产生的。

发明内容

本实用新型的目的在于提供一种低相位噪声的集成化小数微波频率合成器，既充分利用小数分频锁相环的优点，又解决了小数分频锁相环杂散水平较高的问题。

本实用新型的目的是这样来达到的，一种低相位噪声的集成化小数微波频率合成器，其特征在于：包括温度补偿晶振、集成有压控振荡器和小数分频功能的集成化锁相环、环路滤波器和微控制单元MCU，所述的温度补偿晶振的输出端连接集成化锁相环的输入端，所述的集成化锁相环的控制端连接微控制单元MCU的输出端，所述的微控制单元MCU的输入端连接环路滤波器的调谐电压输出端，集成化锁相环的泵流输出端与环路滤波器的反馈输入端连接，所述的环路滤波器的调谐电压输出端与集成化锁相环的输出端连接，并共同构成所述的低相位噪声的集成化小数微波频率合成器的压控调谐输出端。

在本实用新型的一个具体的实施例中，所述的环路滤波器包括电阻R1～R3和电容C1～C6，电阻R3的一端与电容C6的一端连接，电阻R3的另一端与电容C1的一端以及电阻R1的一端连接，并作为环路滤波器的反馈输入端，连接集成化锁相环的泵流输出端，电阻R1的另一端与电容C2的一端、电容C3的一端以及电阻R2的一端连接，电阻R2的另一端与电容C4的一端以及电容C5的一端连接，并作为环路滤波器的调谐电压输出端，与微控制单元MCU的输入端以及集成化锁相环的输出端连接，电容C6的另一端、电容C1的另一端、电容C2的另一端、电容C3的另一端、电容C4的另一端以及电容C5的另一端共同接地。